[发明专利]光刻大尺寸CCD芯片拼接曝光方法

说明书

 

发明领域

本发明涉及到大尺寸CCD芯片制备技术，特别涉及到一种光刻大尺寸CCD芯片拼接曝光方法。

背景技术

曝光工艺是制作CCD芯片过程中非常重要的工序，其目的是将光刻掩膜版上的几何图形转移到晶圆片上，然后，经过腐蚀等工序在晶圆片上形成电路结构，从而制作出具有光电功能的CCD芯片。显然，光刻掩膜版上的几何图形实质上就是CCD芯片的电路结构，通过曝光的方式使其转移到晶圆片上。目前，CCD芯片光刻工艺所采用的主流光刻机为步进式光刻机和扫描式光刻机，这两种光刻机的最大曝光视场分别是22mm×22mm和26mm×33mm。而在实际应用中某些CCD单个芯片的尺寸要大于光刻机的最大曝光视场，例如，长线阵CCD芯片尺寸为2 mm×80mm，大面阵CCD芯片尺寸甚至达到96 mm×96mm。尽管制作大尺寸CCD芯片所需的晶圆片能够满足其尺寸要求，但由于光刻机最大曝光视场的限制，仍不能通过一次曝光将掩膜版上的几何图形转移到晶圆片上，只有采用拼接曝光的方式进行处理。所谓拼接曝光是指将大尺寸CCD芯片划分为若干个尺寸小于或等于光刻机最大曝光视场的CCD拼接芯片，分别对各个CCD拼接芯片进行曝光后，即完成一个完整的大尺寸CCD芯片的曝光。采用拼接曝光技术制作大尺寸CCD芯片时，对各个CCD拼接芯片设置相应的光刻掩膜版，在对不同的CCD拼接芯片曝光时采用对应光刻掩膜版，并通过若干次曝光的拼接（即若干块光刻掩膜版图形的拼接）构成大尺寸CCD芯片。再有，CCD芯片上电路结构的版图是由若干层叠加在一起组合而成的，每一层都需要进行曝光，完整的CCD芯片制作需要十几次甚至几十次的曝光。然而，在进行拼接曝光时，相邻两块CCD拼接芯片光刻掩膜版上的图形是拼接在一起的，尽管通过光刻机及相应的定位技术可以保证光刻掩膜版上图形的定位精度，但由于曝光的边际效应，相邻CCD拼接芯片电路结构所对应的几何图形在其连接处可能产生变形、不连贯、线路变宽或变窄等缺陷，从而使得经刻蚀后形成的电路结构可能出现不连贯或者线宽差异等缺陷，严重影响大尺寸CCD芯片的性能或质量。显然，现有技术光刻大尺寸CCD芯片的拼接曝光方法存在着相邻CCD拼接芯片电路结构所对应的几何图形在其连接处可能产生变形、不连贯、线路变宽或变窄等缺陷的问题。

发明内容

为解决现有技术光刻大尺寸CCD芯片的拼接曝光方法存在的相邻CCD拼接芯片电路结构所对应的几何图形在其连接处可能产生变形、不连贯、线路变宽或变窄等缺陷的问题，本发明提出一种光刻大尺寸CCD芯片拼接曝光方法。本发明光刻大尺寸CCD芯片拼接曝光方法，采用拼接方式分别对各CCD拼接芯片进行曝光，其特征在于，在上一块光刻掩膜版图形的拼接边上，设置有与下一块光刻掩膜版重叠的宽度为0.1微米的重叠区，并且，在重叠区内的几何图形的端头设置有大小为0.1微米×0.1微米的正方形补偿缺口；所述补偿缺口是指在该区域的曝光设置与图形区相反。

进一步的，本发明光刻大尺寸CCD芯片拼接曝光方法包括以下步骤：

S1、根据光刻机最大曝光视场面积尺寸将待制作的大尺寸CCD芯片划分为由多块CCD拼接芯片拼合而成的结构，其每块拼接芯片的尺寸小于或者等于光刻机最大曝光视场；

S2、根据步骤S1的划分结果，制作各块CCD拼接芯片各层电路结构所对应的光刻掩膜版；在上一块光刻掩膜版图形的拼接边上，设置有与下一块光刻掩膜版图形重叠的宽度为0.1微米的重叠区，并且，在重叠区内的几何图形的端头设置有大小为0.1微米×0.1微米的正方形补偿缺口；所述补偿缺口是指在该区域的曝光设置与图形区相反；并且，在光刻掩膜版曝光区域外侧设置定位标记；

S3、在晶圆片拟制备大尺寸CCD芯片的外侧区域，采用光刻、刻蚀的方式形成位置和大小与光刻掩膜版定位标记相对应的定位标记；

S4、采用步骤S3制作的定位标记实现光刻掩膜版与晶圆片的准确定位；

S5、通过光刻机的精准运行，将第一块CCD拼接芯片的第一层光刻掩膜版放置在晶圆片上第一块CCD拼接芯片的位置，并对其进行曝光；曝光后形成的第一块CCD拼接芯片第一层电路结构所对应的几何图形在与第二块CCD拼接芯片的连接处向前延伸了0.1微米，并且，在几何图形的端头有大小为0.1微米×0.1微米的正方形补偿缺口，在该区域的曝光设置与图形区相反；