[发明专利]基于FPGA的USB转多路链路接口电路

说明书

技术领域

本发明属于电子电路技术领域，特别是一种利用FPGA实现将USB接口转为多路链路接口的电路，可应用于电脑向多片ADSP处理器并行数据传输。

背景技术

目前为了实现从电脑向多片数字信号理器ADSP中传输数据，一般都是通过调试接口JTAG向一块ADSP中传输数据，再通过共享内存的方式，将数据传输到其它的ADSP当中去。由于JTAG的传输速度很慢，直接影响了数据的传输速度，在速度要求很高的场合，很难满足实时性要求。另外现有技术中，如果要向多片ADSP中并行的传输数据，需要利用电脑的多个USB接口连接多个JTAG，再通过多个JTAG将数据传输到多片ADSP当中，但是这样需要多个JTAG，增加了电路的成本和复杂性。

近年来，微电子技术和超大规模集成电路制造技术的发展，特别是现场可编程门阵列FPGA的发展，为实现多路并行接口电路转换提供了新的思路，FPGA具有高速和并行结构的特点，以FPGA作为主要处理芯片的电路非常适合做USB转多路Link Port接口电路，但目前还没有这种利用FPGA来实现USB转多路Link Port接口电路。

发明内容

本发明的目的在于针对上述现有技术的不足，提出一种基于FPGA的USB转多路链路接口电路，以提高传输速度，实现单台电脑向多片ADSP处理器传输的功能。

本发明的技术原理是：利用FPGA良好的并行特性，将电脑的USB端口的数据通过CY7C68013芯片转换成Slave FIFO数据，然后用FPGA读取，并根据帧头的标志位存入相应的FIFO中，再通过多个Link Port接口模块，将数据传输到多片ADSP中。

根据上述原理，本发明的接口电路包括：

USB数据转存单元（1），其输入端与电脑的USB接口连接，其输出端与下行数据读取单元（2）连接，用于在下行数据传输时，将USB串行总线数据转换到其内部的下行从属存储器中，在上行数据传输时，将其内部的上行从属存储器中数据转换为USB串行总线数据；

下行数据读取单元（2），其输入端与USB数据转存单元（1）内部的下行从属存储器和状态机单元（9）连接，其输出端与下行数据解析单元（3）连接，用于读取USB数据转存单元（1）内部的下行从属存储器中的数据；

下行数据解析单元（3），其输入端与下行数据读取单元（2）和状态机单元（9）连接，其输出端与N个下行先入先出存储器单元（4）连接，用于提取USB数据转存单元（1）内部的下行从属存储器中数据的目标信息，并根据该目标信息，将数据存入对应的下行先入先出存储器单元（4）中；

N个下行先入先出存储器单元（4），其输入端与下行数据解析单元（3）连接，其输出端与N个下行Link Port单元（5）连接，用于暂时存储下行数据解析单元（3）解析出的数据，其中2≤N≤12；

N个下行Link Port单元（5），其输入端与N个下行先入先出存储器单元（4）连接，其输出端与模拟半导体的数字信号处理器连接，用于将下行先入先出存储器单元（4）中的数据按照Link Port接口时序发送到模拟半导体的数字信号处理器中；

N个上行Link Port单元（6），其输入端与模拟半导体的数字信号处理器连接，输出端与N个上行先入先出存储器单元（7）连接，用于提取模拟半导体的数字信号处理器发送的数据，并将数据写入对应的上行先入先出存储器单元（7）中；

N个上行先入先出存储器单元（7），其输入端与N个上行Link Port发送单元（6）连接，其输出端与上行数据写入单元（8）连接，用于暂时存储上行Link Port单元（6）提取出的数据；

上行数据写入单元（8），其输入端与N个上行先入先出存储器单元（7）和状态机单元（9）连接，其输出端与USB数据转存单元（1）内部的上行行从属存储器连接，用于读取N个上行先入先出存储器单元（7）中的数据，并将读取出来的数据写入到USB数据转存单元（1）内部的上行从属存储器中；

状态机单元（9），其与下行数据读取单元（2）、下行数据解析单元（3）以及上行数据写入单元（8）连接，用于在下行数据传输时，控制下行数据的读取和解析操作，在上行数据传输时，控制上行数据写入单元（8）的写入操作。

本发明与现有技术相比有以下优点：

1、本发明由于在下行数据传输时，采用解析数据的目标信息，并根据目标信息将数据发送给相应的Link Port接口方式，实现了单个USB接口发送数据给多个ADSP的功能；