[发明专利]轨到轨运算放大器

说明书

技术领域

本发明涉及电力电子技术领域，尤其涉及一种轨到轨运算放大器。

背景技术

目前，随着集成电路工艺特征尺寸的逐渐减小，芯片的尺寸也越来越小，芯片中电源的电压Vdd也在逐渐减小。

现有技术中，传统的轨到轨运算放大器的输入级为对称结构，输入级输出的共模电压为Vdd/2。图1为现有的轨到轨运算放大器的电路图，如图1所示，包括输入级100和输出级200，其中输入级中：第一场效应管1、第二场效应管2为N型金属氧化物半导体（N-Mental-Oxide-Semiconductor，简称NMOS）输入对管，包括第三NMOS场效应管3的电流源为其提供电流；第四场效应管4、第五场效应管5为P型金属氧化物半导体（P-Mental-Oxide-Semiconductor，简称PMOS）输入对管，包括第六PMOS场效应管6的电流源为其提供电流；第七场效应管7、第八场效应管8为NMOS输入对管的PMOS折叠级，包括第九PMOS场效应管9、第十PMOS场效应管10的电流源为其提供电流；第十三场效应管13、第十四场效应管14为PMOS输入对管的NMOS折叠级，包括第十一NMOS场效应管11、第十二NMOS场效应管12的电流源为其提供电流。其工作原理为：输入电压通过两条路径进行放大，一方面NMOS输入对管将输入电压转换为电流，并经过PMOS折叠级后输出，另一方面PMOS输入对管将输入电压转换为电流，并经过NMOS折叠级后输出，两路输出信号叠加后作为最终的输出电压输入至轨到轨运算放大器的输出级。

但现有技术存在如下缺陷：由于输入级输出的共模电压为Vdd/2，在电源电压Vdd较小时，输出级的驱动电压较小，导致输出级输出的信号的带宽较小。

发明内容

本发明提供一种轨到轨运算放大器，用以解决现有技术中存在的在电源电压Vdd较小时，输出级输出的信号的带宽较小的问题。

本发明提供了一种轨到轨运算放大器，包括：输入级和输出级，所述输入级包括第一电流源、第一输入级、第二电流源、第二输入级、第三电流源、第四电流源和折叠级，其中：

所述第一电流源，用于生成第一恒定电流信号；

所述第一输入级，用于接收第一差分电压信号和所述第一恒定电流信号，并将所述第一差分电压信号转换为第一差分电流信号输入至所述折叠级；

所述第二电流源，用于生成第二恒定电流信号；

所述第二输入级，用于接收所述第一差分电压信号和所述第二恒定电流信号，并将所述第一差分电压信号转换为第二差分电流信号输入至所述输出级；

所述第三电流源，用于生成第三恒定电流信号；

所述第四电流源，用于生成第四恒定电流信号；

所述折叠级，用于接收所述第一差分电流信号、所述第四恒定电流信号和所述第三恒定电流信号，并将所述第一差分电流信号输入至所述输出级。

本发明提供的轨到轨运算放大器，由于第二输入级后没有折叠级，即本实施例的轨到轨运算放大电路的输入级为不对称结构，使输入级接收的第一差分电压信号，一路经第一输入级和折叠级后输出，一路经第二输入级后直接输出，进而使输入级输出的共模电压不为Vdd/2，在电源电压Vdd较小时，输出级的驱动电压较大，从而使得输出级输出的信号的带宽较大。

附图说明

图1为现有的轨到轨运算放大器的电路图；

图2为本发明提供的轨到轨运算放大器一个实施例的电路图；

图3为本发明提供的轨到轨运算放大器又一个实施例的电路图；

图4为本发明提供的轨到轨运算放大器又一个实施例的电路图；

图5为本发明提供的轨到轨运算放大器的输出级一个实施例的电路图；

图6为本发明提供的轨到轨运算放大器的输出级又一个实施例的电路图；

图7为本发明提供的轨到轨运算放大器的输出级又一个实施例的电路图。

具体实施方式

下面通过具体的实施例及附图，对本发明的技术方案做进一步的详细描述。

图2为本发明提供的轨到轨运算放大器一个实施例的电路图。如图2所示，该轨到轨运算放大器包括：输入级21和输出级22，输入级21包括第一电流源23、第一输入级24、第二电流源25、第二输入级26、第三电流源27、第四电流源28和折叠级29，其中：

第一电流源23，用于生成第一恒定电流信号；

第一输入级24，用于接收第一差分电压信号和第一恒定电流信号，并将第一差分电压信号转换为第一差分电流信号输入至折叠级29；