[发明专利]差动输出电路及半导体器件

权利要求书

1.一种差动输出电路，其特征在于，具有：

差动对，所述差动对包括分别接收互为反相的输入信号的第1晶体管及第2晶体管；

第3晶体管及第4晶体管，所述第3晶体管及第4晶体管分别与所述第1晶体管及第2晶体管级联连接，且与所述第1晶体管及第2晶体管导电型相同；

第1输出端子及第2输出端子，所述第1输出端子及第2输出端子分别与所述第3晶体管及第4晶体管的漏极连接；

分压电路，所述分压电路将所述第1输出端子及第2输出端子各自电位的中间电位进行分压后供给至所述第3晶体管及第4晶体管的栅极。

2.如权利要求1所述的差动输出电路，其特征在于，

所述分压电路构成为，在所述第1输出端子及第2输出端子的任一方的电位处于规定范围内时改变分压比。

3.如权利要求1所述的差动输出电路，其特征在于，还具有：

2个缓冲电路，所述2个缓冲电路分别将2个所述输入信号供给至所述第1晶体管及第2晶体管各自的栅极；

电源供给电路，所述电源供给电路将第1电源电压降压后作为第2电源电压供给至所述2个缓冲电路。

4.如权利要求3所述的差动输出电路，其特征在于，

所述分压电路构成为，在所述第2电源电压处于规定范围内时改变分压比。

5.如权利要求3所述的差动输出电路，其特征在于，

构成所述差动对的电流源在所述第1电源电压处于规定范围内时被激活。

6.如权利要求5所述的差动输出电路，其特征在于，

所述电流源在所述电源供给电路未输出所述第2电源电压时不被激活。

7.如权利要求3所述的差动输出电路，其特征在于，

所述2个缓冲电路分别与所述第1晶体管及第2晶体管各自的栅极AC耦合，由此，向所述第1晶体管及第2晶体管各自的栅极供给偏移了所述第2电源电压量的输入信号。

8.一种半导体器件，其特征在于，具有：

第1晶体管及第2晶体管，所述第1晶体管及第2晶体管分别接收互为反相的输入信号；

电流源，所述电流源连接所述第1晶体管及第2晶体管的源极而供所述第1晶体管及第2晶体管共用；

第3晶体管及第4晶体管，所述第3晶体管及第4晶体管分别与所述第1晶体管及第2晶体管级联连接，且与所述第1晶体管及第2晶体管导电型相同；

第1输出端子及第2输出端子，所述第1输出端子及第2输出端子分别与所述第3晶体管及第4晶体管的漏极连接；

隔离用阱，所述隔离用阱配置在形成有所述第1晶体管至第4晶体管的扩散区域的下部，被供给所述第1输出端子及第2输出端子各自电位的中间电位，且与所述第1晶体管至第4晶体管导电型相同。

9.如权利要求8所述的半导体器件，其特征在于，

所述隔离用阱将形成有所述第1晶体管及第2晶体管的第1阱和形成有所述第3晶体管及第4晶体管的第2阱隔离。

10.如权利要求9所述的半导体器件，其特征在于，

还具有第1电阻元件，所述第1电阻元件连接在所述第1阱与第2阱之间。

11.如权利要求10所述的半导体器件，其特征在于，

还具有第2电阻元件及第3电阻元件，所述第2电阻元件及第3电阻元件连接在所述第2阱与所述第3晶体管及第4晶体管各自的源极之间。

12.如权利要求8或11所述的半导体器件，其特征在于，

还具有分压电路，所述分压电路将所述中间电位分压后供给至所述第3晶体管及第4晶体管的栅极。

13.一种差动输出电路，其特征在于，具有：

2个输出端子；

驱动所述2个输出端子的漏极开路的CML电路；

接收检测电路，所述接收检测电路构成为，包含多个级联晶体管，且所述接收检测电路的一端接收所述2个输出端子各自电位的中间电位；

分压电路，所述分压电路将所述2个输出端子各自电位的中间电位进行分压并输出，

所述多个级联晶体管中的接地侧晶体管在栅极接收用于控制是否进行接收检测的检测允许信号，并且，从源极输出接收检测信号，所述多个级联晶体管中的其他晶体管在栅极接收所述分压电路的输出电压。