[发明专利]信息处理设备、信息处理方法以及程序

说明书

技术领域

本技术涉及一种信息处理设备、信息处理方法以及程序，并且特别地涉及在设置有使用高速缓存存储器的多个处理器的多处理器系统中可以缩短用于高速缓存处理的时间段而同时抑制硬件的规模的一种信息处理设备、信息处理方法以及程序。

背景技术

当使用高速缓存存储器的处理器经由共享存储器与另一处理器或装置交换数据时，进行高速缓存处理。高速缓存处理包括：针对在高速缓存存储器中所存储的数据，进行传输至共享存储器和丢弃中的至少一个。

在高速缓存处理中，检测目标数据是否存在于高速缓存存储器中，并且在目标数据存在于高速缓存存储器中的情况下，对该数据进行传输至共享存储器和丢弃中的至少一个。因此，用于高速缓存处理的时间段正比于目标数据的大小。

由于这个原因，提出了如下发明：在该发明中，在用于高速缓存处理的目标数据的大小大于或等于高速缓存存储器的大小的情况下，对在高速缓存存储器中所存储的全部数据而不是对目标数据进行高速缓存处理。根据这一点，可以避免进行关于目标数据是否存在于高速缓存存储器中的检测，并且可以缩短用于高速缓存处理的时间段。

另一方面，在设置有使用高速缓存存储器的多个处理器的多处理器系统中要维持各个高速缓存存储器之间数据的一致性。这种一致性通常由硬件所维持。

但是，在对高速缓存存储器中所存储的全部数据进行高速缓存处理的情况下，因为对于硬件规模的抑制等，存在无法维持各个高速缓存存储器之间数据的一致性的硬件。

提出了另一发明：在该发明中，在进行图像处理的多处理器系统中，仅在紧邻应用程序的运行之前和紧接应用程序的运行之后，对在高速缓存存储器中所存储的数据进行传输至共享存储器和丢弃，以使得有效地管理高速缓存存储器与共享存储器之间的一致性。（例如，参见日本未审查专利申请公布第2008-204292号）。

发明内容

如上所述，在多处理器系统中，在对高速缓存存储器中所存储的全部数据进行高速缓存处理的情况下，因为对于硬件规模的抑制等，存在无法维持各个高速缓存存储器之间数据的一致性的硬件。因此，在多处理器系统中，在一些情况下不对在高速缓存存储器中所存储的全部数据进行高速缓存处理。

因此，期望在多处理器系统中，通过对在高速缓存存储器中所存储的全部数据进行高速缓存处理来缩短用于高速缓存处理的时间段而同时抑制硬件的规模。

鉴于上述情形提出了本技术，并且期望在多处理器系统中，缩短用于高速缓存处理的时间段而同时抑制硬件的规模。

根据本技术的实施例的信息处理设备包括：多个高速缓存存储器、配置成分别访问多个高速缓存存储器的多个处理器、以及存储器；在该信息处理设备中，多个处理器中的每个运行程序以用作高速缓存处理单元，该高速缓存处理单元配置成针对在高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。

根据本技术的实施例的信息处理方法包括：使得包括多个高速缓存存储器、配置成分别访问多个高速缓存存储器的多个处理器、以及存储器的信息处理设备的多个处理器中的每个运行程序，以针对在高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。

根据本技术的实施例的程序使得信息处理设备的多个处理器中的每个用作高速缓存处理单元，该信息处理设备包括：多个高速缓存存储器、配置成分别访问该多个高速缓存存储器的多个处理器、以及存储器，该高速缓存处理单元配置成针对在高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。

根据本技术的实施例，多个处理器中的每个针对在由该处理器所访问的高速缓存存储器中所存储的全部数据执行高速缓存处理，该高速缓存处理包括传输至存储器和丢弃中的至少一个。

根据本技术的实施例，可以在多处理器系统中缩短用于高速缓存处理的时间段而同时抑制硬件规模。

附图说明

图1是示出用作施加了本技术、根据实施例的信息处理设备的多处理器系统的配置示例的框图；

图2示出了高速缓存开始单元的配置示例；

图3示出了总高速缓存处理单元的配置示例；

图4是用于描述高速缓存开始处理的流程图；以及

图5是用于描述同步总高速缓存处理的流程图。

具体实施方式

实施例

根据实施例的信息处理设备的配置示例