[发明专利]一种不恢复余数的除法器

说明书

技术领域

本发明属于集成电路设计中的运算部件设计领域，尤其涉及一种基于不恢复余数的多功能定点除法器。

背景技术

基本的运算包括加、减、乘与除四种，以硬件分别为加/减法器、乘法器、除法器来实现其运算。一般来说，加/减法器运行运算步骤为1～4运算步骤，乘法器运行的运算步骤为2～8个，而除法操作则为8个运算步骤到60个运算步骤不等，甚至更多。除法一般用得较少，优先级常常被设置成较低，但是研究表明，如果忽视除法操作的实现，在某些应用中会造成显著的性能降低。实现除法的复杂度高于加减乘法，其中一种原因是可以供选择的除法算法以及硬件实现方式上较多，而具体设计一个除法器，则应该根据处理器的定位及其需要来定。

RNS(Redundant Number System)是指数的冗余表示形式，冗余是指用于表示每一位的数值的个数大于数值的基数。对一般非冗余数值表示方式来说，数值个数是等于基数的。就比如表示一个十进制数，用的数值为0～9十个数，即数值个数是与基数十同样多的。而用三个数值表示一个二进制数，即是一种冗余表示法。例如，用三数值1、0、1(表示-1)来表示二进制，那么011也可以表示为101，即表示数值为100-001＝011。冗余表示法对同一个数可以有不同的表示形式，但是值是一样的。

如图1，以二进制B＝2即基2为例子的除法过程示意，每次上的新商位为log₂B＝1位，对于恢复余数算法，过程基本与手算相类似。每次都预备新商位为1，以除数为减数，若计算得的部分余数为负数，丢弃计算所得的部分余数，恢复减法前的被加数为部分余数，即部分余数不允许为负数，新商位改为上0。

不恢复余数与恢复余数算法的主要区别便在于，部分余数允许为负数，即不需要恢复加减运算前的数据，但多了一个做加法运算的可能性。

这种算法是针对恢复余数算法的不足而改进的一种算法，恢复余数算法类似于普通的余数算法，以二进制基2除法为例，若上商为1时，减去除数后结果为负数，则恢复原数，并改上商为0。而不恢复余数法避免了这个问题，并不需要把减法过后的结果恢复成减法前的结果。而若减法结果为负，则商为1(表示-1)。只是需要一个转换表示形式的过程，但是设计的转换过程是很简便并是实时的，即并没有给电路带来较多的复杂性。

不恢复余数算法的结果需要调整，原因在于：1、按照整数除法的数学定义，得到的余数需要与被除数同号。算法的商选取不能保证这一点，若余数结果有不同，则需加上或减去除数，相应的商也需要加上或减1。2、被除数需要先变为正数再进行除法运算，所以最后需要对商及余数的符号进行调整。3、由以上原因，商格式转换造成的末位补1和由于余数调整造成的减1，商还需要另外的调整。也就是说，一般还需要进行三个处理步骤，余数调整，余数符号调整和商调整。

发明内容

为解决上述问题，本发明提出了一种不恢复余数的除法器，使得能够进行无符号或有符号定点除法运算，以支持余数修正和商修正，并能够在固定的周期数目、固定的指令排列运算步骤后得出正确结果，还能够在运算过程中随时读取中间计算结果，并且保证运算正确性。

本发明公开的一种不恢复余数的除法器，其包括：

数据预处理模块，其用于对外部输入数据做预处理，并输出值数据运算模块；

数据运算模块，其用于根据外部输入数据做不恢复余数除法中的加减迭代运算，得到部分余数结果和部分商结果，并在余数修正阶段与商修正阶段对所述部分余数结果和部分商结果进行修正，然后输出余数结果、修正后的余数结果、商结果和修整后的商结果；

数据输出模块，其用于根据控制模块输出的控制信号选择余数结果与修正后的余数结果之一和商结果与修正后的商结果之一输出；

控制模块，其用于输出控制信号，以控制其他模块进行相应的数据处理和数据输出。

本发明提出的上述除法器在固定运算步骤可完成一个Nbit的除法运算，在数个运算步骤内按照一定的操作序列与一定的循环次数重复使用该模块运算，最后得出Nbit的定点数据商与余数运算结果。