[发明专利]一种不恢复余数的除法器

权利要求书

1.一种不恢复余数的除法器，其包括：

数据预处理模块，其用于对外部输入数据做预处理，并输出值数据运算模块；

数据运算模块，其用于根据外部输入数据做不恢复余数除法中的加减迭代运算，得到部分余数结果和部分商结果，并在余数修正阶段与商修正阶段对所述部分余数结果和部分商结果进行修正，然后输出余数结果、修正后的余数结果、商结果和修整后的商结果；

数据输出模块，其用于根据控制模块输出的控制信号选择余数结果与修正后的余数结果之一和商结果与修正后的商结果之一输出；

控制模块，其用于输出控制信号，以控制其他模块进行相应的数据处理和数据输出。

2.如权利要求1所述的除法器，其特征在于，所述数据预处理模块包括输入数处理模块和多路选通器，所述输入数处理模块用于接收外部输入数据和内部循环输出数据，所述多路选通器用于根据从控制模块接收到的控制指令，选通输出相应的数据。

3.如权利要求1所述的除法器，其特征在于，数据运算模块包括多个运算器，每个运算器包括加法器、移位器和数据校验器；其中，所述移位器用于得到相应倍数的除数；所述加法器用于对相应地部分被除数和相应倍数的除数做加减运算得到部分余数数据；所述数据校验器用于根据所得到的部分余数数据和除数的相加减结果输出相应信号给控制模块，控制模块根据该信号输出余数修正使能控制信号。

4.如权利要求1所述的除法器，其特征在于，所述数据输出模块包括商位计算模块、运算结果后处理模块以及多路输出选通器；其中，所述商位计算模块用于计算每次循环所上的商位以及AQ标志位，所述AQ标志位输出至控制模块，控制模块根据所述AQ标志位生成控制所述数据运算模块进行相应计算的控制信号；所述运算结果后处理模块用于根据所述数据运算模块、数据预处理模块和商位计算模块的输出处理得到下次内部循环数据、商结果、修正后的商结果、余数结果和修正后的余数结果；所述多路输出选通器根据控制模块的控制指令选择输出经运算结果后处理模块处理后的数据。

5.如权利要求1所述的除法器，其特征在于，所述控制模块用于对外部除法指令进行译码而生成内部译码后的信号以用于控制其他模块的操作。

6.如权利要求5所述的除法器，其特征在于，所述控制模块根据外部除法指令的译码信号、数据类型标识信号、不恢复余数除法的上次迭代循环得出的AQ标识位、部分余数符号以及除数符号生成所述数据运算模块中加法器的加减控制信号；根据部分商符号、部分余数符号、除数符号、数据类型标志信号、用部分余数是否为0及其未经过修正的部分商是否为0来判断生成余数修正使能信号；根据部分商的符号、除数符号、修正后的余数是否为0标志生成商修正使能信号。

7.如权利要求6所述的除法器，其特征在于，所述数据输出模块用于根据所述余数修正使能信号选择输出余数结果或修正后的余数结果，并根据所述商修正使能信号选择输出商结果或修正后的商结果。

8.如权利要求1所述的除法器，其特征在于，所述除法器实现不恢复余数除法的过程包括四个阶段，具体为：

DIVS运算阶段，该阶段用于对外部输入数据进行预处理操作，并计算出带符号位的新商位，以及相应倍的除数结果；

DIVQ运算阶段，该阶段进行不恢复余数除法运算中的基本迭代运算操作，以从内部循环数据计算出商结果和余数结果；

MDIVR运算阶段，该阶段用于对余数结果进行修正，并输出正确的余数结果；

MDIVQ运算阶段，该阶段用于对商结果进行修正，并输出正确的商结果。