[发明专利]一种生成上电复位信号的方法及其电路

说明书

技术领域

本发明涉及集成电路技术，尤其涉及一种生成上电复位信号的方法及其电路。

背景技术

FPGA（Field－Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

许多针对FPGA的应用设计需要从一个确定的初始态开始工作，因此需要依赖于FPGA芯片的上电复位功能。上电复位是在FPGA电路接通电源时产生的一个复位信号，用于初始化芯片的全部寄存器，使之从一个已知的稳定的初始态开始工作。现有的FPGA电路的上电复位实现方式各有不同，甚至有此FPGA电路根本没有上电复位功能，或者上电复位功能并不稳定，从而使得一个依赖于上电复位功能的FPGA应用设计很难实现跨平台的移植。

发明内容

本发明的目的在于提供一种在原有的FPGA应用设计基础上添加一部分硬件逻辑的方式来实现上电复位功能。

为了实现上述目的，一方面，本发明提供了一种生成上电复位信号的方法，应用于包括多个串行连接的查找表的电路中，该方法步骤包括：

在所述电路上电后，所述多个串行连接的查找表初始输出电平为第一电平，并通过上电复位输出端输出；

配置所述首个查找表，将其输出电平由第一电平改变为第二电平，所述首个查找表输出的第二电平在经过多个串行连接的查找表的传递之后到达末尾查找表，并通过所述上电复位输出端输出。

另一方面，本方面提供了一种生成上电信号的电路，该电路包括：

多个串行连接的查找表，所述多个串行连接的查找表初始输出电平为第一电平，并通过上电复位输出端输出；

配置模块，用于配置所述首个查找表，将其输出电平由第一电平改变为第二电平，所述第二电平在经过多个串行连接的查找表的传递之后到达末尾查找表，并通过所述上电复位输出端输出。

根据本发明，能够确保依赖于上电复位功能的FPGA应用设计的跨平台可移植性。

附图说明

图1为本发明实施例提供的一种生成上电复位信号的电路结构框图；

图2为图1所示电路的上电复位信号输出示意图；

图3为本发明实施例提供的另一种生成上电复位信号的电路结构框图；

图4为图3所示电路的上电复位信号输出示意图；

图5为本发明实施例提供的一种4输入查找表；

图6为图5所示查找表对应的真值表；

图7为本发明实施例提供的一种生成上电复位信号的方法流程示意图。

具体实施方式

通过以下结合附图以举例方式对本发明的实施方式进行详细描述后，本发明的其他特征、特点和优点将会更加明显。

图1为本发明实施例提供的一种生成上电复位信号的电路结构框图。如图1所示，该电路包括八个串行连接的查找表（Look-Up-Table,LUT），其中，末尾查找表的输出端与上电复位输出端连接。本发明实施例提供的的LUT是一个有4位地址线的16*1的RAM（Random Access Memory,随机存储器），以及配置电路（图中未示出）。通过配置电路对查找表的配置，被配置的查找表可以始终输出高电平或低电平，或者通过对查找表的配置，被配置的查找表可以实现缓冲器功能或反相器功能。

在一个实施例中，假设查找表的上电初始输出为低电平，FPGA电路的上电复位信号是低电平有效。在FPGA电路上电后，所述多个串行连接的查找表初始输出电平为低电平，因此，通过上电复位输出端输出的上电复位信号也是低电平。通过配置首个查找表后，使首个查找表始终输出高电平，当首个查找表输出的高电平经过一段时间（一般约为几十纳秒）后会经过多个实现缓冲器功能的查找表传递到末尾查找表，并通过上电复位输出端输出，此时上电复位输出端输出的上电复位信号由低电平跳变为高电平，如图2所示。在上电复位输出端输出的上电复位信号为低电平的这段时间即为上电复位信号的有效时间段，该时间段可用于初始化FPGA电路中使用到的寄存器；当上电复位输出端输出的上电复位信号跳变为高电平时，即完成上电复位功能。