[发明专利]数据采集和控制设备基于以太网的同步并发板间通信方法无效
申请号: | 201310328552.0 | 申请日: | 2013-07-23 |
公开(公告)号: | CN104348692A | 公开(公告)日: | 2015-02-11 |
发明(设计)人: | 王健 | 申请(专利权)人: | 深圳市信桥科技有限公司 |
主分类号: | H04L12/46 | 分类号: | H04L12/46 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 518057 广东省深圳*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 数据 采集 控制 设备 基于 以太网 同步 并发 通信 方法 | ||
技术领域
属于数据通信技术领域和工业控制技术领域。
技术背景
数据采集和控制设备的主控单元和采集单元间需要通过背板的高速通信总线联系,通常使用物理层的某种技术,例如serdes或local bus等。本方法采用以太网实现单元间通信,开放性好,方便板间互联和设备标准化;性价比高,可以降低设备成本。
发明内容
工业控制的数据采集和控制设备通常由主控单元、AD(模拟量到数字量)转换单元、DO(开关量输出)单元和DI(开关量输入)单元组成以及传感器单元组成,完成对开关量、模拟量的同步采集、采集量的计算、控制算法处理和动作指令的输出功能。这类设备的上述组成单元通常通过背板使用某种总线进行通信。本发明使用以太网实现单元间并发同步采集。
本发明使用从主控单元到其他单元间星型以太网通信方式,每个采集单元(AD、DI、DO)到主控使用单独的以太网通道。以太网物理层可以是任何符合IEEE802.3标准的全双工以太网技术,例如100baseT、1000baseT、1000FX等。主控单元与采集单元将需要通信的信息封装在以太网报文中通过上述以太网进行传递。如图1所示。
本发明采用从主控单元到采集单元的主从式采集控制机制和主从时钟同步机制实现数据同步采集。
时钟同步是利用主控单元到采集单元以太网传送链路时延固定的原理和主控单元周期性向采集单元发送报文对采集单元进行授时的机制实现的。所有单元的本地时钟最大计时长度采用采集周期T,在主控时钟为0时刻时,主控单元同时向所有采集单元发送采集指令报文,如果到某个采集单元的以太网链路的时延是为t,该采集单元在接收这个采集命令报文时本地时钟时间为τ,则本地时钟与主控时钟的误差为(τ-t)。修正这个误差,就可实现该采集单元本地时钟与主控时钟的同步。
测量以太网的链路时延可以采用专门的以太网测试仪器,也可以使用动态测量方法。动态测量方法:主控单元向采集单元发送专门的时延测量报文,采集单元接到该报文立即返回该报文,并将接收和发送的时间差t1放在该报文中,主控单元接收到返回的报文,计算发出和接收的时间差t2,则(t2-t1)的一半就是改以太网链路的延时。这里计算时间都以接收到报文的第一个bit为准。
主从式周期性采集控制机制:只有当采集单元收到主控的采集指令报文,采集单元才回应采集回应报文;采集指令报文中可以携带主控单元下发的控制动作信息(D O)及管理信息;采集回应报文中携带采集数据(A D或D I信息)及该采集单元运行状态信息。当采集单元接收到采集指令报文后,采用其本地时钟,在设定的时刻(该时刻应该设定在所有的采集单元都收到采集指令报文后),进行同步A D或D I数据采集,并将采集来的数据封装进采集回应报文发回给主控单元。主控单元收到所有采集单元回应的采集回应报文后,将采集的数据从报文中取出,在设定的时刻交付给控制算法和数据分析、计算单元。
附图说明
图1主控单元到各个采集单元形成星型以太网
图2主控单元实现说明
具体实施方式
采用100baseT以太网技术,在主控单元到8个采集单元间通过设备背板形成8路以太网。
主控单元上使用FPGA加8口以太网支持100baseT的PHY芯片实现本发明所述的技术。FPGA完成以太网mac层功能以及时钟、时间同步和周期采集召唤功能;PHY芯片与FPGA通过MII接口相连,主要实现100baseT物理层功能,并通过100baseT技术的每路以太网2对差分信号连接到背板。
背板提供满足IEEE802.3标准要求的8路以太网的100baseT差分信号线(每路2对差分线),分别连接主控单元到8个采集单元。
每个采集单元通过一个FPGA(或CPLD)与一个单口支持100baseT的PHY芯片实现本发明所述技术。FPGA实现以太网MAC层功能以及时钟、时间同步和周期采集功能;PHY芯片与FPGA通过标准MII(media independent interface)接口相连,主要完成主要实现100baseT物理层功能,并同过100baseT差分信号连接到背板。如图2所示。
主控单元和采集单元的FPGA利用本地晶振驱动一个计数器作为时钟。对于采集周期为T,时钟的最大计时时间也设置成T。利用事先通过以太网测试仪表测量的主控单元到采集单元的以太网链路传输时间t(为了简化实现,本实施方法没有采用动态链路时延测量办法)。主控单元按周期T在时钟时刻为0时,定时同步向每个采集单元发送采集召唤报文;当采集单元收到该报文时,本地时钟时刻为τ,通过计算(τ-t)得到与本地时钟与主控时钟的误差,修正本地时钟的这个误差,实现本地时钟与主控时钟的同步;同时如果测控单元收到了主控的采集召唤报文,就通过本地的时钟在设定的同步采集时刻进行AD或D I数据采集,并将采集的数据放到采集回应报文指定的位置发送给主控单元。主控单元收到所有采集单元回应的采集回应报文后,将采集的数据从报文中取出,在设定的时刻交付给控制算法和数据分析、计算单元。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于深圳市信桥科技有限公司,未经深圳市信桥科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201310328552.0/2.html,转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置