[发明专利]用来减少角落接口的接口材料的可湿性的方法及相关装置

说明书

技术领域

本发明大致上是关于半导体装置制造的领域，尤其是关于一种用来减少角落接口处的钌衬里的可湿性的方法及依据该方法所作成的装置。

背景技术

传统的集成电路装置(例如，微处理器)通常包含数以千计的半导体装置(例如，晶体管)，其形成在半导体基底的表面上方。为了使该集成电路装置能作用，该等晶体管必需透过导电的互连结构而彼此电性连接。后端工艺(back end of line,BEOL)为集成电路制程的第二部分，在该第二部分中，个别装置(晶体管、电容器、电阻器等)互连至装置上的电线。后端工艺通常于第一层金属设置在该晶圆上时开始，其包含接点、绝缘层(介电质)、金属层及用于芯片-至-封装件连接的打线位置。许多现代的集成电路装置是非常紧密的包装，也就是在该基底的上方所形成的晶体管之间仅有非常小的空间。因此，这些导体的互连结构必需作成许多层，以在该半导体基底上保留绘图空间。

该导电的互连结构通常是通过在该装置上所形成的不同介电材料层中形成多个导电线和导电栓(通常称为接点或通孔)来完成。本领域中的熟习技术者皆知，该导电栓是不同层的导电线及/或半导体装置得以彼此电性连接的构件。连接不同互连结构的导电线通常是在定义在介电层中的沟槽中形成。

接点通常是用来定义至下方多晶硅层(例如，晶体管的源极/漏极或栅极区域)的互连结构(例如，使用多晶硅或金属)，但通孔却是指至金属互连结构的金属。在任何一种案例中，接点开口是形成在该导电组件上方的绝缘层中。第二导电层接着形成在该接点开口上方，并建立与该导电组件的电性通讯。

一种用来减少该半导体装置上所形成的特征的尺寸的技术，涉及使用铜作为衬里和互连，并连同新的介电材料，新的介电材料所具有的介电常数低于先前用一般介电材料选择所完成者。标准的介电材料(例如，二氧化硅、TEOS和F-TEOS)具有大于3的介电常数。该新的介电材料(通称为低介电常数介电质)具有小于3的介电常数，因此，可由于其较有效的隔离能力而允许较大的装置密度。一种这样的低介电常数介电质是由应用材料公司以Black Diamond这个名称贩卖。

通常的互连特征包含阻障层和晶种层，其中，该阻障层是用来抑制电子迁移，而该晶种层则提供完成该互连所需的大块铜填充的起始模板。由于持续地缩减至较小尺寸，因此，后端工艺金属特征的制作程序必需紧密地控制，以因应次奈米等级的几何学。已提出钌(Ru)作为一种晶种强化层，以改进该铜晶种覆盖，从而强化该铜填充。钌层允许直接的镀铜，但钌上的铜可湿性太好，以致于在该金属特征的上外部角落处的铜和钌接口处没有铜凹部。这些区域(称为“三重点”(triple points))对可靠性有负面影响。该铜与该钌衬里可具有相同的高度，或者该铜可甚至在该钌的顶部的上方，并沿着该内层-介电质接口迁移，以减少早期失败。

此文件的这个部分打算引进不同态样的技术，这些技术是关于以下所描述及/或请求的本发明的不同态样。此部分提供背景信息，以促进本发明的不同态样的更佳了解。应了解到此文件的这个部分的陈述应以这种观点加以阅读，而并非承认为先前技术。本发明是关于克服、或至少减少以上所提出的一个或多个问题的效应。

发明内容

下文呈现本发明的实施例的一些态样的简化总结，以为了提供本发明的一些态样的基本了解。此总结并非本发明的详尽综观。并不打算识别本发明的关键或重要组件、或描绘本发明的范围。其唯一的目的仅在于以简化的形式呈现一些概念，以作为接下来所讨论的更详细描述的序文。

本发明的一个态样见诸于用来形成互连结构的方法。该方法包含在基底的介电层中形成凹部。第一转换金属层是形成在该凹部的角落部分上的该凹部中。第二转换金属层是形成在该第一转换金属层上方的该凹部中，以作为该凹部的衬里。该凹部以填充层填充。该基底被退火。该第一转换金属层和该第二转换金属层在该退火期间，形成靠近该角落部分的合金部分。该合金部分对于该填充层的材料具有较该第二转换金属低的可湿性。该基底被研磨，以移除该填充层在该凹部上方延伸的部分。

本发明还提供一种方法，包含：在基底的介电层中形成凹部；在该凹部的角落部分上的该凹部中形成钛层；在该钛层上方形成钌层，以作为该凹部的衬里；以铜填充该凹部；退火该基底，其中，该钛层和该钌层在该退火期间，形成靠近该角落部分的合金部分；以及研磨该基底，以移除该铜在该凹部上方延伸的部分。