[发明专利]一种可测试内部信号的系统封装芯片及测试方法

说明书

技术领域

本发明涉及一种系统封装芯片内部信号测试方法，该方法可以通过有限的测试引脚实现对系统芯片内部总线连通性、信号完整性、协议正确性等的测试。

背景技术

系统封装（SiP）技术是近年来发展迅速的一项系统小型化集成技术，是后摩尔时代实现集成电路集成度保持“摩尔定律”增长的关键技术之一。系统封装主要是通过3D封装技术将具有完整系统功能的多种芯片原片放入在一个芯片封装之内，实现系统功能的集成和体积、重量的降低，是芯片设计技术、3D封装技术、基板、管壳设计加工制造技术等多种先进设计及加工技术高度交叉融合的产物。

由于系统封装技术可以实现电子系统设计的小型化，提高产品的集成度，因此，系统封装技术在消费类电子、汽车电子、军用电子等领域得到了大力的发展和充分的重视。但系统封装芯片仍有许多技术难点制约着系统封装芯片的推广、应用，其中最为重要的一个因素就是系统封装芯片的测试问题。由于系统封装芯片将大量裸芯片封装在一个狭小的空间里，裸芯片之间内部信号的互联变得非常复杂，并且这些内部信号并不引出到系统封装芯片外部，既不能像PCB板那样通过增加测试点进行测试，又不能全部引出到系统芯片外部进行测试，因此给系统封装芯片的测试带来了很大的困难。由于系统封装芯片内部高度集成，内部很多重要信号难以完全引出到芯片外部进行测试，因此，如何对系统封装芯片内部信号，比如总线信号进行测试，并实时反馈测试结果是系统封装芯片测试技术需要解决的难题。

目前，解决系统芯片测试性的方法不多，大部分的方法都是从保证内部芯片本身的完好性和系统芯片，而从系统封装芯片设计本身进行测试设计的方法不多。

发明内容

本发明主要从系统封装芯片的系统设计角度提出一种可以对系统封装芯片内部信号比如总线信号进行测试的一种测试方法。本发明的目的在于提供一种可以适用于系统封装芯片内部信号如总线信号及关键信号连通性、信号完整性、协议正确性等的可测试性设计，解决系统封装芯片系统内部信号可测性差的问题。

本发明的技术方案如下：

一种可测试内部信号的系统封装芯片，所述系统封装芯片包括一可编程逻辑器件类芯片和多个外部测试引脚，可编程逻辑器件类芯片与系统封装芯片中的处理器芯片的串行接口连接，外部测试引脚连接在可编程逻辑器件类芯片上引出系统封装芯片外部。

所述可编程逻辑器件类芯片设置在系统封装芯片的内部总线上。

所述可编程逻辑器件类芯片为PLD、CPLD或FPGA芯片。

所述可编程逻辑器件类芯片包括总线信号传输模块、串行协议模块、总线数据接收模块、总线数据发送模块和数据比较模块，总线信号传输模块设置在内部总线上，进入测试模式时，总线信号传输模块断开数据的传输；由总线数据接收模块接收从处理器芯片输出的总线信号并传输到数据比较模块，串行协议模块接收处理器芯片传输的数据到数据比较模块，数据比较模块比较总线数据接收模块和串行协议模块传输的数据，总线数据发送模块模拟总线数据发送并通过内部总线回读数据或通过串行总线进行回读数据。数据比较模块也接收模拟总线数据发送模块发送的模拟总线数据和回读数据并将两者进行比较。

所述外部测试引脚包括一工作模式切换引脚，通过输入电平的高低来确定系统封装芯片的工作模式。工作模式是指系统封装芯片处于测试模式或正常工作模式。

本发明还提供一种系统封装芯片内部信号的测试方法，包括如下步骤:

1）芯片上电进入测试模式；

2）通过外部测试引脚测试处理器芯片与可编程逻辑器件之间的总线的连通性；

3）进行总线协议的测试；

4）通过外部测试引脚测试可编辑逻辑器件与系统封装芯片中执行部件的连通性和数据传输的可靠性。

通过给予一外部测试引脚高电平进入测试模式。该外部测试引脚为工作模式切换引脚。

所述测试处理器芯片与可编程逻辑器件之间的总线的连通性的方法为：

通过外部测试引脚输入信号后，从外部测试引脚获得输出信号与预设信号进行比较，若输出信号与预设信号一致，判断处理器芯片与可编程逻辑器件之间的总线连通，若不一致，排查不连通的总线。排查方式可采用多次输入不同信号，采用示波器、逻辑分析仪等设备进行排查，为现有技术。

总线协议的测试方法为：