[发明专利]一种可测试内部信号的系统封装芯片及测试方法

权利要求书

1.一种可测试内部信号的系统封装芯片，所述系统封装芯片中包括一可编程逻辑器件类芯片和多个外部测试引脚，可编程逻辑器件类芯片与系统封装芯片中的处理器芯片的串行接口连接，外部测试引脚连接在可编程逻辑器件类芯片上引出系统封装芯片外部。

2.如权利要求1所述的可测试内部信号的系统封装芯片，其特征在于，所述可编程逻辑器件类芯片设置在系统封装芯片的内部总线上。

3.如权利要求1所述的可测试内部信号的系统封装芯片，其特征在于，所述可编程逻辑器件类芯片为PLD、CPLD或FPGA芯片。

4.如权利要求1所述的可测试内部信号的系统封装芯片，其特征在于，所述可编程逻辑器件类芯片包括总线信号传输模块、串行协议模块、总线数据接收模块、总线数据发送模块和数据比较模块，总线信号传输模块设置在内部总线上，进入测试模式时，总线信号传输模块断开数据的传输；由总线数据接收模块接收从处理器芯片输出的总线信号并传输到数据比较模块，串行协议模块接收处理器芯片传输的数据到数据比较模块，数据比较模块比较总线数据接收模块和串行协议模块传输的数据，总线数据发送模块模拟总线数据发送并通过内部总线回读数据或通过串行总线进行回读数据。

5.如权利要求1所述的可测试内部信号的系统封装芯片，其特征在于，所述外部测试引脚包括一工作模式切换引脚，通过输入电平的高低来确定系统封装芯片的工作模式。

6.一种系统封装芯片内部信号的测试方法，包括如下步骤:

1）芯片上电进入测试模式；

2）通过外部测试引脚测试处理器芯片与可编程逻辑器件之间的总线的连通性；

3）进行总线协议的测试；

4）通过外部测试引脚测试可编辑逻辑器件与系统封装芯片中执行部件的连通性和数据传输的可靠性。

7.如权利要求6所述的系统封装芯片内部信号的测试方法，其特征在于，通过给予一外部测试引脚高电平进入测试模式。

8.如权利要求6所述的系统封装芯片内部信号的测试方法，其特征在于，所述测试处理器芯片与可编程逻辑器件之间的总线的连通性的方法为：

通过外部测试引脚输入信号后，从外部测试引脚获得输出信号与预设信号进行比较，若输出信号与预设信号一致，判断处理器芯片与可编程逻辑器件之间的总线连通，若不一致，排查不连通的总线。

9.如权利要求6所述的系统封装芯片内部信号的测试方法，其特征在于，总线协议的测试方法为：

处理器芯片通过串行总线和内部总线向可编程逻辑器件发送相同数据，可编程逻辑器件接收并比较两个数据，若数据一致，总线协议正常；若数据不一致，通过外部测试引脚进行排查。

10.如权利要求6所述的系统封装芯片内部信号的测试方法，其特征在于，测试可编辑逻辑器件与执行部件之间数据传输的可靠性的方法为：

可编辑逻辑器件发送模拟总线数据，通过内部总线或串行总线回读数据，可编辑逻辑器件比较模拟总线数据和回读数据，若数据一致，判断可编辑逻辑器件与执行部件之间数据传输可靠；若数据不一致，通过外部测试引脚进行排查。