[发明专利]FIFO存储器控制方法及装置

说明书

技术领域

本发明涉及集成电路设计领域，尤其涉及一种FIFO存储器控制方法及装置。

背景技术

根据FIFO存储器的特性是严格按照先入先出的顺序进行读取数据，IC设计中经常会用到FIFO存储器；而且FIFO存储器的接口简单明析，使用方便，对于其他有数据缓存要求的设计也可以用FIFO来设计。

如图1所示，传统模式下的FIFO存储器结构示意图，所述FIFO存储器包括：读/写操作控制逻辑，存储单元memory/R1/R2，状态标志位生成逻辑。当写使能有效时，写操作控制逻辑将数据写入存储单元memory，并更新状态标志位；通过状态标志位的变化，经FIFO状态变化延时后，应用逻辑根据当前FIFO状态以及实际需要触发读使能，此时，读操作控制逻辑将数据从存储单元memory中读出，经过存储单元memory的内部处理延时后，数据被送到存储单元R1，再经过一个延时，存储单元R1中的数据被读出。传统模式下的FIFO存储器，从写入数据到读出数据需要经过FIFO状态变化延时、存储单元memory内部延时和经存储单元R1寄存延时。

如图2所示，传统模式下的FIFO存储器数据传递时序图，写使能WriteEnable和写入数据WriteData有效，写操作控制逻辑将数据写入存储单元memory，在下一个时延Latency到来时，更新FIFO数据空标志Empty（根据当前FIFO的状态，还可能需要更新其他的FIFO状态标志位，如满标志Full、将满标志AlmostFull、将空标志AlmostEmpty等），同一时间触发读使能ReadEnable，读操作控制逻辑MemEn有效，在第二个时延Latency到来时，存储单元memory中的数据MemData写入到存储单元R1中，在第三个时延Latency到来时，将存储于存储单元R1中的数据ReadData读出。

相应的，传统模式下FIFO存储器中的数据仅存储在存储单元memory中，FIFO读接口不能看到当前数据，若需要根据FIFO内部存储数据的内容判断是否需要读出数据时，传统模式下FIFO存储器不能适应设计要求；另外，由于传统FIFO存储器在传递过程中内部延时的存在，对于某些对延时要求较高的设计，传统模式下FIFO存储器较大的延时会导致设计整体性能的下降，随着社会的发展，传统的FIFO设计已经不能满足于设计人员的需求。

发明内容

为解决上述技术问题，本发明的目的在于提供一种FIFO存储器控制方法及装置，该方法、装置可以在同一时间周期内完成对FIFO存储器内的数据进行读、写操作。

相应地，本发明一实施方式的FIFO存储器控制方法，所述方法包括：当写使能和写入数据有效时，判断所述FIFO存储器的存储状态；

若所述FIFO存储器内没有数据，则将写入数据写入存储单元R1，以及FIFO存储器出口，以可直接读取FIFO存储器出口的写入数据；其中，所述存储单元R1靠近输出端设置。

作为本发明的进一步改进，若所述FIFO存储器内已存储有1个数据，则将写入数据写入存储单元R3； 

若所述FIFO存储器内已存储有至少2个数据，则将写入数据写入存储单元memory；

所述存储单元memory靠近输入端设置，所述存储单元R3设置于所述存储单元memory和所述存储单元R1之间。

作为本发明的进一步改进，在将写入数据写入存储单元R1或R3的同时，将写入数据按序写入存储单元memory。

作为本发明的进一步改进，当写使能有效时，将所述状态标志位的标识数据写入存储单元R2，以及FIFO存储器出口，以可直接读取状态标志位的变化。

作为本发明的进一步改进，当读使能有效时，将所述存储单元R1中的数据读出；

将存储单元R3的数据移至存储单元R1；

将最先写入存储单元memory且未写入过存储单元R1或R3的数据移至存储单元R3；

其中，所述存储单元memory靠近输入端设置，所述存储单元R3设置于所述存储单元memory和所述存储单元R1之间。

相应的，本发明的一种FIFO存储器控制装置，所述装置包括：

判断模块，用于当写使能和写入数据有效时，判断FIFO存储器内部存储状态；

写入模块，用于若所述FIFO存储器内没有数据，将写入数据写入存储单元R1，以及FIFO存储器出口，以可直接读取FIFO存储器出口的写入数据；其中，所述存储单元R1靠近输出端设置。