[发明专利]抗ESD集成SOI LDMOS器件单元的制作方法

说明书

技术领域

本发明属于半导体技术领域，涉及一种抗ESD（静电损伤）集成SOI（绝缘层上的硅）LDMOS（横向扩散金属-氧化物-半导体）器件单元的制作方法。

背景技术

SOI LDMOS器件由于其较小的体积和重量、很高的工作频率、较高的工作温度和较强的抗辐照能力、较低的成本和较高的可靠性，作为无触点功率电子开关、功率驱动器或者RF功率放大晶体管，在智能电力电子、高温环境电力电子、空间电力电子、交通工具电力电子、军事和通信等技术领域中具有广泛应用。SOI CMOS VLSI工艺技术由于其工艺成熟度高、介质隔离性能好、隔离工艺较简单、便于三维集成、便于微光机电和功率与射频单片系统集成、便于提高集成密度和集成性能等优点，在VLSI制造、SOC（单片集成系统）制造、SPIC（智能功率集成电路）制造和TDIS（三维集成系统）制造等领域具有广泛应用。现有的SOI CMOS VLSI工艺制得的LDMOS器件不含有集成抗ESD结构和功能，其工艺方法如下：

1.选取抛光好的SOI圆片作为初始材料，该SOI圆片通过隐埋绝缘层完全隔离为两个半导体区，两个半导体区中厚的一个为P型，作为衬底；薄的一个为N型，作为顶层硅膜用于制作器件和电路；

2.将裸露的顶层硅膜的上表面进行第一次氧化，氧化层厚度为50～100nm，采用腐蚀方法进行第一次刻蚀，去除顶层硅膜表面的氧化层以消除机械损伤，清洗烘干；对裸露的硅表面进行第二次氧化，厚度为300～500nm的氧化层，利用设计的有源区掩膜版进行第一次光刻，采用腐蚀方法去除裸露的氧化层；将裸露的顶层硅膜进行第三次氧化，部分氧化层将作为栅介质层；

3.采用化学气相淀积（CVD）方法进行多晶硅淀积形成多晶硅膜，通过离子注入方法对多晶硅进行N型重掺杂，进行高温退火，使杂质离子在多晶硅中分布均匀；利用设计的多晶硅栅极掩膜版进行第二次光刻，采用腐蚀方法去除裸露的多晶硅；

4.对顶层硅膜的上表面采用旋涂原硅酸四乙酯（TEOS）方法进行第四次氧化，采用设计的P阱掺杂掩膜版进行第三次光刻，采用腐蚀方法去除裸露的氧化层形成P阱掺杂窗口；采用离子注入方法进行P阱掺杂形成与顶层硅膜掺杂类型相反且掺杂浓度比顶层硅膜杂质浓度高得多的半导体区——P阱区；然后采用腐蚀方法去除光刻胶，洗净烘干；

5.然后利用设计的缓冲区掺杂掩膜版对裸露的氧化层进行第四次光刻，刻除裸露的氧化层，形成缓冲区掺杂窗口，在缓冲区掺杂窗口内通过离子注入方法掺入N型杂质，缓冲区掺杂窗口内的掺入N型杂质的顶层硅膜作为缓冲区；

6.采用设计的P阱欧姆接触掺杂掩膜版对顶层硅膜的上表面进行第五次光刻，在P阱区内形成P阱欧姆接触掺杂窗口，然后采用离子注入方法掺入P型杂质形成与P阱掺杂类型相同的重掺杂P阱欧姆接触区，采用腐蚀方法去除光刻胶，洗净烘干；然后进行高温退火以恢复P阱区和P阱欧姆接触区的晶格完整性并激活杂质原子；

7.采用设计的源区和漏区掺杂掩膜版对顶层硅膜的上表面进行第六次光刻，采用腐蚀方法去除裸露的氧化层在P阱区和N型缓冲层内分别形成源区和漏区掺杂窗口，采用离子注入方法进行源区N型重掺杂，采用腐蚀方法去除光刻胶，然后进行快速热退火(RTA)形成N型重掺杂源区；

8.采用设计的电极引线接触孔掩膜版对顶层硅膜的上表面进行第七次光刻，在重掺杂多晶硅栅极区上方形成栅极和栅场板电极窗口，在N型重掺杂源区和P阱欧姆接触区上表面形成源极窗口，在重掺杂漏极区上方并按照降低表面电场规则覆盖紧邻重掺杂漏极区的场氧化层上表面形成漏极和漏场板电极窗口；然后采用真空镀膜方法在整个硅片的表面进行金属薄膜淀积，并采用设计的电极引线、金属场板、金属互连线和金属压焊点掩膜版进行第八次光刻，采用腐蚀方法去除裸露的金属形成金属电极引线、金属场板、金属互连线和金属压焊点；

9.在上表面淀积绝缘钝化层，采用设计的金属压焊点接触掩膜版进行第九次光刻，刻除裸露的绝缘钝化层，去除光刻胶，洗净烘干，在金属压焊点上方刻蚀出金属压焊点窗口，用于进行引脚压焊及封装。

    这些SOI LDMOS器件没有集成抗ESD结构与功能，由于其固有的MOS（金属-氧化物-半导体）结构，在封装、运输、装配及使用过程中容易引起千伏以上的高压静电。如果没有稳定二极管钳位保护，由于栅氧化层很薄而易被这种高压静电击穿造成器件永久失效。这种由于高压静电引起栅击穿所造成的器件永久性失效成为静电损伤（ESD）。目前，商业化的SOI LDMOS器件在使用中需要外接分立稳压二极管加以保护，增加系统体积、重量和成本，并降低了可靠性。

发明内容