[发明专利]基于逻辑芯片的交换机芯片验证方法和装置

说明书

技术领域

本发明涉及交换机芯片验证方法领域，尤其是涉及一种基于逻辑芯片的交换机芯片验证方法和装置。

背景技术

随着通信技术的飞速发展，如今的交换机不再是一个简单的报文转发设备，而是一个集成了众多的网络协议标准智能网络结点，为了适应网络的发展，交换机芯片一方面在不断的提高交换容量，另一方面在支持越来越丰富的网络标准，这些无疑给交换机芯片在研发过程中的验证带来了巨大的工作量。

一款交换机芯片的研发投入大、周期长，而且一款交换机ASIC芯片一旦投产后其存在的缺陷不可增量弥补，于是在芯片的设计过程中，芯片的验证非常重要。在研发过程中，芯片的验证必须同时在三个平台上进行，这三个平台分别是高级语言仿真并验证、RTL的仿真并验证、基于FPGA硬件仿真平台的验证，基于这三个独立平台的验证都需要维护大量的测试用例，研发过程中，芯片缺陷的发现、解决、芯片设计的微量调整都必须投放大量的资源和时间进行测试用例的同步，这些投入极大的影响了芯片的研发成本和研发周期，成为大规模芯片研发的瓶颈环节。

目前，一般的交换机芯片设计验证流程如图1所示，芯片设计规范开发完成之后，针对高级语言仿真并验证、RTL的仿真并验证、基于FPGA硬件仿真平台这三个独立的仿真平台，分别由不同的测试人员从芯片设计规范入手单独设计相应的测试用例，然后将基于这三种平台的测试用例分别发给各自对应的模型驱动层：高级语言模型驱动层、RTL模型驱动层、FPGA硬件平台驱动层，从而驱动高级语言仿真模型、RTL仿真模型、FPGA硬件仿真模型完成芯片配置的验证。

这种芯片的验证方法存在以下几个问题：(1)测试用例直接针对芯片的设计规范进行设计，这样，在研发过程中，芯片设计针对缺陷的改变或者设计的局部调整，大量的测试用例需要进行相应的同步，而且在不同芯片间，因为芯片的设计架构发生改变，很易导致所有测试用例需重新设计，无法做增量开发；(2)测试用例设计必须在芯片设计开发完成时，无法与芯片设计规范的开发同时进行，芯片的研发周期长；(3)面对三种平台的测试用例，虽然都来自于芯片设计规范，但是仍需单独维护各自测试用例库，工作存在大量的重叠，造成人力资源的浪费。

发明内容

本发明的目的在于克服现有技术的缺陷，提供一种基于逻辑芯片的交换机芯片验证方法和装置，针对逻辑芯片设计测试用例，测试用例可以重复使用，实现测试用例设计与交换机芯片设计的同步进行。

为实现上述目的，本发明提出如下技术方案：一种基于逻辑芯片的交换机芯片验证方法，包括以下步骤：

步骤一、根据网络协议标准及逻辑芯片的配置接口信息，设计测试用例，测试用例的配置信息储存到逻辑芯片中；

步骤二、芯片配置转换模块从逻辑芯片中读取测试用例的配置信息，并且将该配置信息转换为验证芯片所需的配置信息；

步骤三、基于独立的仿真平台进行芯片验证。

优选地，所述逻辑芯片包括配置接口和扫描读取接口，所述配置接口提供配置接口信息用于测试用例的设计，所述扫描读取接口供芯片配置转换模块提取测试用例的配置信息。

所述测试用例的配置信息储存在逻辑芯片的转发表和控制寄存器中。

所述测试用例配置信息包括：根据网络协议标准配置的芯片功能信息以及配置的与逻辑芯片的转发表相对应的表项信息，逻辑芯片中转发表的表项信息与测试用例配置的表项信息相对应。

所述芯片配置转换模块由测试用例发出的”配置提交”命令驱动后，开始扫描逻辑芯片中的测试用例的配置信息。

所述独立的仿真平台分别是：高级语言仿真并验证平台、RTL的仿真并验证平台、基于FPGA硬件仿真并验证平台。

所述芯片配置转换模块通过驱动适配器将仿真平台的验证信息分别输送到各个平台相对应的驱动层。

所述驱动层包括高级语言模型驱动层、RTL模型驱动层、FPGA硬件平台驱动层，每个驱动层分别驱动相应的仿真平台，实现用不同的语言对交换机芯片功能进行仿真。