[发明专利]具有增强后向保密的随机比特流生成器

权利要求书

1.一种用于生成随机比特流的随机比特流生成器，所述随机比特流生成器包括：

多个反馈移位寄存器，被配置为存储表示所述随机比特流生成器的内部状态的多个比特值，其中，每个反馈移位寄存器均包括用于接收寄存器输入数据的寄存器输入端和用于提供寄存器输出数据的寄存器输出端；

布尔输出函数，被配置为接收由所述多个反馈寄存器的所述寄存器输出端提供的所述寄存器输出数据，执行所述寄存器输出数据的第一布尔组合，并提供相应的输出比特，其中，多个连续的输出比特形成所述随机比特流；以及

反馈回路，被配置为执行所述输出比特与所述多个反馈移位寄存器中的至少一个的至少一个寄存器反馈比特的第二布尔组合，使得所述至少一个反馈移位寄存器的所述寄存器输入数据为所述输出比特的函数。

2.根据权利要求1所述的随机比特流生成器，其中，所述多个反馈移位寄存器中的至少一个为线性反馈移位寄存器。

3.根据权利要求1所述的随机比特流生成器，其中，所述多个反馈移位寄存器中的至少一个为非线性反馈移位寄存器。

4.根据权利要求1所述的随机比特流生成器，其中，所述多个反馈移位寄存器中的至少两个具有不同的长度。

5.根据权利要求1所述的随机比特流生成器，其中，由所述反馈回路执行的所述第二布尔组合为所述输出比特与所述至少一个反馈寄存器的所述寄存器反馈比特的异或组合。

6.根据权利要求1所述的随机比特流生成器，其中，所述多个反馈移位寄存器中的每一个均包括反馈函数，所述反馈函数被配置为基于由所述相应反馈移位寄存器存储的所选比特值的布尔组合，来确定所述相应反馈移位寄存器的所述寄存器反馈比特。

7.根据权利要求1所述的随机比特流生成器，还包括被配置为基于种子信息来将所述反馈移位寄存器的所述内部状态初始化的状态初始化器。

8.根据权利要求7所述的随机比特流生成器，其中，所述状态初始化器包括逻辑初始化函数，所述逻辑初始化函数被配置为接收所述种子信息作为输入并向所述多个反馈移位寄存器加载表示所述随机比特流生成器的与所述种子信息相关联的初始状态的比特值。

9.根据权利要求1所述的随机比特流生成器，还包括被配置为从随机生成器接收随机比特序列或从伪随机生成器接收伪随机比特序列的随机信息接口，其中，所述反馈回路被配置为处理所述随机比特序列或所述伪随机比特序列，使得所述至少一个反馈移位寄存器的所述寄存器输入还为所述随机比特序列或所述伪随机比特序列的函数。

10.根据权利要求1所述的随机比特流生成器，还包括：

辅助比特序列产生器，被配置为产生辅助比特序列；以及

辅助比特序列组合器，被配置为将所述辅助比特序列与所述寄存器输入数据、所述寄存器输出数据和所述输出比特中的一个逻辑组合。

11.根据权利要求10所述的随机比特流生成器，还包括：

第二辅助比特序列产生器，被配置为产生第二辅助比特序列；以及

第二辅助比特序列组合器，被配置为将所述第二辅助比特序列与所述寄存器输入数据逻辑组合；

其中，所述辅助比特序列组合器被配置为将所述辅助比特序列与所述输出比特逻辑组合。

12.根据权利要求10所述的随机比特流生成器，其中，所述辅助比特序列产生器包括反馈移位寄存器。

13.根据权利要求1所述的随机比特流生成器，其中，所述随机比特流生成器为随机数生成器或伪随机数生成器。

14.根据权利要求1所述的随机比特流生成器，其中，所述随机比特流生成器为流加密生成器。

15.一种用于生成随机比特流的随机比特流生成器，所述随机比特流生成器包括：

内部状态存储器，被配置为存储所述随机比特流生成器的内部状态；

输出函数，被配置为使用当前内部状态的至少一部分来确定所述随机比特流的当前输出比特；以及

内部状态修改器，被配置为利用所述当前内部状态的至少另一部分和所述随机比特流的所述当前输出比特来修改所述内部状态。