[发明专利]CMOS晶体管的形成方法

说明书

技术领域

本发明涉及半导体制造领域，特别涉及一种CMOS晶体管的形成方法。

背景技术

互补型金属氧化物半导体（Complementary Metal-Oxide-Semiconductor，CMOS）晶体管已成为集成电路中常用的半导体器件。所述CMOS晶体管包括：P型金属氧化物半导体（PMOS）晶体管和N型金属氧化物半导体（NMOS）晶体管。

随着半导体器件的元件密度和集成度的提高，PMOS晶体管或NMOS晶体管的栅极尺寸变得比以往更短。然而，PMOS晶体管或NMOS晶体管的栅极尺寸变短会产生短沟道效应，进而产生漏电流，影响CMOS晶体管的电学性能。现有技术主要通过提高晶体管沟道区的应力来提高载流子迁移率，进而提高晶体管的驱动电流，减少晶体管中的漏电流。

现有技术中，为了提高PMOS晶体管或NMOS晶体管的沟道区的应力，在PMOS晶体管或NMOS晶体管的源区和漏区形成应力层。其中，PMOS晶体管的应力层的材料为锗硅（SiGe），硅和锗硅之间因晶格失配形成的压应力，从而提高PMOS晶体管的性能；NMOS晶体管的应力层的材料为碳化硅（SiC），硅和碳化硅之间因晶格失配形成的拉应力，从而提高NMOS晶体管的性能。

但是，现有技术形成的CMOS晶体管性能差且工艺步骤复杂。

发明内容

本发明解决的问题是提供一种优化的CMOS晶体管的形成方法。

为解决上述问题，本发明提供一种CMOS晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底包括第一区域和第二区域；在所述第一区域的半导体衬底表面形成第一栅极结构，在所述第二区域的半导体衬底表面形成第二栅极结构；在所述第一栅极结构两侧的半导体衬底内形成第一凹槽；在所述第一凹槽内填充满第一应力层；在所述第二栅极结构两侧的半导体衬底内形成第二凹槽；在所述第二凹槽内填充满第二应力层，所述第二应力层的应力类型与第一应力层相反；在所述第一应力层表面形成第一帽层，同时在第二应力层表面形成第二帽层。

可选的，所述第一帽层或第二帽层的材料为硅。

可选的，所述第一帽层或第二帽层的厚度为50埃至350埃。

可选的，所述第一帽层或第二帽层的形成工艺为：温度700度至800度，压强1托至100托，反应气体包括硅源气体，硅源气体为SiH₄或SiH₂Cl₂，反应气体还包括H₂、HCl、CH₄、CH₃Cl或CH₂Cl₂中的一种或几种，硅源气体、HCl、CH₄、CH₃Cl或CH₂Cl₂的气体流量为1sccm至1000sccm，H₂气体流量为100sccm至50000sccm。

可选的，在形成所述第一帽层和所述第二帽层后，对第一帽层或第二帽层进行掺杂。

可选的，对所述第一帽层或第二帽层进行p型掺杂。

可选的，对所述第一帽层或第二帽层进行n型掺杂。

可选的，所述第一应力层或第二应力层的材料为SiGe或SiC。

可选的，第一应力层或第二应力层的形成步骤包括：依次在第一凹槽或第二凹槽内形成阻挡层、渐变层、体层。

可选的，所述第一应力层或第二应力层材料为SiGe，所述阻挡层的材料为SiGe，厚度为5埃至300埃，锗的质量百分比为0至20%；所述渐变层的材料为SiGe，厚度为10埃至200埃，锗的质量百分比从0逐渐增加到体层中锗的质量百分比值；所述体层的材料为SiGe，锗的质量百分比为20%至55%。

可选的，所述第一应力层或第二应力层材料为SiC，所述阻挡层的材料为SiC，厚度为5埃至300埃，碳的质量百分比为0至1%；所述渐变层的材料为SiC，厚度为10埃至200埃，碳的质量百分比从0逐渐增加到体层中碳的质量百分比值；所述体层的材料为SiC，碳的质量百分比为1%至25%。