[发明专利]阵列基板、液晶显示面板及装置有效

专利信息
申请号: 201310251163.2 申请日: 2013-06-21
公开(公告)号: CN103336392A 公开(公告)日: 2013-10-02
发明(设计)人: 彭宽军;田允允;崔贤植;金熙哲 申请(专利权)人: 京东方科技集团股份有限公司
主分类号: G02F1/1343 分类号: G02F1/1343;G02F1/1362
代理公司: 北京天昊联合知识产权代理有限公司 11112 代理人: 柴亮;张天舒
地址: 100015 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 阵列 液晶显示 面板 装置
【说明书】:

技术领域

发明属于液晶显示技术领域,具体涉及一种阵列基板、液晶显示面板及装置。

背景技术

边缘场开关模式(FFS,Fringe Field Switching)或高级超维场转换模式(ADS,Advanced Dimension Switch)的液晶显示装置具有透过率高、视角宽、色域广等诸多优点,故成为液晶显示装置的研究热点。

如图1所示,FFS模式或ADS模式的液晶显示装置的阵列基板上设有多个用于进行显示(即用于出光)的像素单元9,每个像素单元9中设有板状电极2,板状电极2上方设有狭缝电极1,板状电极2和狭缝电极1间设有绝缘层(图中未示出);而各像素单元9之间的区域(即像素单元9的外围区域)则用于设置栅极线31、数据线32、薄膜晶体管4等其他结构,各像素单元9之间的区域与彩膜基板上的黑矩阵对应,故这些区域不用于显示(即不出光)。

其中,板状电极2可以为像素电极而狭缝电极1为公共电极,或者也可反之,即板状电极2可以为公共电极而狭缝电极1为像素电极。但不论电极的具体类型是怎样的,如图1所示,通常板状电极2都会大于像素单元9(即板状电极2延伸到像素单元9的外围),而狭缝电极1则与像素单元9重合或略小于像素单元9(即狭缝电极1的边界对应像素单元9的边界或比其略小)。

发明人发现现有技术中至少存在如下问题:在FFS模式或ADS模式的液晶显示装置中,狭缝电极与像素单元重合或比其略小,显然,狭缝电极边缘处的电场与中部的电场分布肯定有所不同,其边缘处的电场易发生紊乱,对液晶分子的驱动力较差,这导致像素单元边缘区(对应狭缝电极的边缘处)的液晶效率低,并由此降低整个显示装置的透过率。

发明内容

本发明所要解决的技术问题包括,针对现有的FFS模式或ADS模式的液晶显示装置透过率低的问题,提供一种透过率高的阵列基板和透过率。

解决本发明技术问题所采用的技术方案是一种阵列基板,其包括多个像素单元,像素单元中设有板状电极和位于板状电极上方的狭缝电极,板状电极与狭缝电极间设有绝缘层;且板状电极延伸到像素单元外围;

所述狭缝电极延伸到像素单元外围;

所述像素单元的至少部分外围区域中同时设有狭缝电极和板状电极。

本发明的阵列基板中,在像素单元的至少部分外围区域中设有狭缝电极和板状电极,因此对于与该外围区域相邻的像素单元的边缘区,其中产生的电场与像素单元中部区域产生的电场不再有区别,故该边缘区的电场驱动能力强,液晶效率高,透过率高,由此使液晶显示装置的整体透过率提高。

其中,所述“像素单元”是指用于进行显示的区域,即在显示过程中光可透过的区域(出光区),而各像素单元之间还有间隔的区域,这些区域用于设置栅极线、数据线、薄膜晶体管等其他结构,这些区域在显示时会被黑矩阵遮挡不出光,故不算做“像素单元”。“狭缝电极”是指由电极条和位于电极条之间的狭缝交替排列组成的电极结构,“板状电极”是指用于与狭缝电极间产生驱动电场的片状电极结构,“狭缝电极”与“板状电极”均是通过对透明导电材料层(如氧化铟锡)进行光刻得到,在光刻过程中,除形成狭缝电极和板状电极外,还可能多留下一些导电材料层形成电连接结构(如连接狭缝电极的各电极条或将不同像素单元中的电极电连接),而这些电连接结构虽与狭缝电极或板状电极同时形成,但并不视作狭缝电极或板状电极的一部分。

优选的是,所述阵列基板还包括交叉设置的多条栅极线和数据线,其中以栅极线的设置方向为行方向,数据线的设置方向为列方向;每两行相邻像素单元间设有N条栅极线,每行像素单元中的各像素单元依次与N条栅极线轮流相连,N为大于等于2的整数;每隔N列像素单元设有一条数据线,每条数据线同时与N列像素单元相连。

其中“以栅极线的设置方向为行方向,数据线的设置方向为列方向”是指:将栅极线的长度方向定义为“行”的方向,而将数据线的长度方向定义为“列”的方向,即该“行/列方向”是由栅极线和数据线的方向决定的,而与阵列基板的位置、放置方式等均无关系。“每行像素单元中的各像素单元依次与N条栅极线轮流相连”是指,对于同一行中的多个像素单元,在沿一定方向依次观察时是轮流连接N条栅极线的,即其中任意N个相邻的像素单元分别与N条栅极线以一对一的方式连接;例如,若N等于2,则某行像素单元中从左起的第一个像素单元与第一条栅极线相连,第二个像素单元与第二条栅极线相连,第三个像素单元又与第一条栅极线相连,第四个像素单元再与第二条栅极线相连,并依次类推;而以下的“每列像素单元中的各像素单元依次与N条数据线轮流相连”含义类似,不再详细描述。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于京东方科技集团股份有限公司,未经京东方科技集团股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310251163.2/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top