[发明专利]栅极的形成方法

说明书

技术领域

本发明涉及到半导体领域，特别涉及到一种栅极的形成方法。

背景技术

半导体技术在摩尔定律的驱动下，工艺节点被持续减小。制造集成度更高的器件有赖于光刻技术，但随着半导体工艺节点的越来越小，现有的光刻技术已难以满足制备要求。

现有技术中，为了能够制备更小工艺节点的半导体器件，现有技术中常用的形成栅极的方法为：

参考图1，提供基底1，在所述基底1上由下至上依次形成多晶硅层2、硬质掩膜层3、第一底部抗反射层4和第一光刻胶5，第一光刻胶5暴露出栅长方向相邻两栅极之间的区域。

参考图2，以第一光刻胶5为掩膜刻蚀所述第一底部抗反射层4和所述硬质掩膜层3至多晶硅层2的上表面。之后，去除第一底部抗反射层4和第一光刻胶5。刻蚀后的所述硬质掩膜层3为第一图形化的硬质掩膜层31。

接着，参考图3，在第一图形化的硬质掩膜层31的间隙中填充牺牲材料层6，牺牲材料层6的上表面与第一图形化的硬质掩膜层31的上表面相平。

参考图4，在第一图形化的硬质掩膜层31和牺牲材料层6上形成第二底部抗反射层7和第二光刻胶8，第二光刻胶8暴露栅宽方向相邻两栅极之间的区域。

参考图4和图5，以第二光刻胶8为掩膜，对所述第二底部抗反射层7和第一图形化的硬质掩膜层31进行刻蚀，刻蚀至多晶硅层2的上表面。之后去除牺牲材料层6、第二底部抗反射层7和第二光刻胶8。刻蚀后的所述第一图形化的硬质掩膜层31为第二图形化的硬质掩膜层32。

参考图5和图6，再以第二图形化的硬质掩膜层32为掩膜，对多晶硅层2进行刻蚀，得到栅极21，之后去除第二图形化的硬质掩膜层32。

由上述方法得到的栅极21的阈值电压与目标阈值电压不同，且不稳定。

发明内容

本发明解决的问题是现有技术中，制备得到的栅极的阈值电压与目标阈值电压不同，且不稳定。

为解决上述问题，本发明提供一种栅极的形成方法，包括：提供基底；在所述基底上形成多晶硅层；在栅宽方向上对所述多晶硅层进行第一刻蚀；在栅长方向上对所述多晶硅层进行第二刻蚀，第一刻蚀和第二刻蚀后形成栅极；所述第二刻蚀包括：在所述多晶硅层上形成具有窗口的光刻胶，所述窗口暴露栅宽方向相邻两栅极之间的区域，所述窗口内附着有残渣；清除所述残渣；清除所述残渣后，在所述窗口侧壁形成侧墙；形成所述侧墙后，通过所述窗口刻蚀所述多晶硅层至基底上表面。

可选的，清除所述残渣的方法为等离子体刻蚀。

可选的，所述等离子体刻蚀的气源为O₂和HBr。

可选的，所述等离子体刻蚀的工艺参数包括：所述O₂的流速为5-200sccm，HBr的流速为50-500sccm，将所述O₂和HBr等离子化的功率为100-1000W，偏置功率为10-200W，等离子体刻蚀的时间为5-60s。

可选的，所述侧墙的形成方法为：使用化学气相沉积法、物理气相沉积法或原子层沉积法在所述窗口内形成侧墙材料层；刻蚀所述侧墙材料层，在所述窗口侧壁形成侧墙。

可选的，所述侧墙的材料为氧化硅或氮化硅。

可选的，，所述侧墙材料层的厚度为：清除所述窗口内的残渣时，对所述光刻胶造成的过刻蚀的厚度。

可选的，所述第一刻蚀的方法包括：在所述多晶硅层上形成图形化的光刻胶，所述图形化的光刻胶暴露栅长方向相邻两栅极之间的区域；以所述图形化的光刻胶为掩膜刻蚀所述多晶硅层至基底上表面。

可选的，先进行第一刻蚀，然后再进行第二刻蚀，在所述第一刻蚀之后、所述第二刻蚀之前，还包括：在基底上形成牺牲材料层，所述牺牲材料层的上表面和多晶硅层的上表面相平。

可选的，在所述基底与所述多晶硅层之间形成有刻蚀停止层；在所述光刻胶与所述多晶硅层之间形成有底部抗反射层或硬质掩膜层；或者，在所述光刻胶与所述多晶硅层之间形成有底部抗反射层和硬质掩膜层，所述底部抗反射层形成于所述硬质掩膜层上。

与现有技术相比，本发明的技术方案具有以下优点：