[发明专利]漏极开路信号的有源上拉电路

说明书

技术领域

本发明提供了使用漏极开路或集电极开路电路驱动信号线以增加交换速度的电路和方法，更具体地，提供了变化率敏感的、滞后的、有源的上拉电路和方法。

专业名词“漏极开路”将在以下描述广泛使用。尽管“漏极开路”可能说明了场效应晶体管的用法，但是例如MOSFET在此领域的功能可以用其它类型的晶体管，三极管也是一样。因此，专业名词漏极开路可在此被理解为一个宽泛的概念，这个专业名词包括集电极开路的电路。更深地，本发明不仅仅使用MOSFET，并且这种晶体管可以包括其它适合的晶体管。

漏极开路电路在互连电子器件中广泛使用。漏极开路信号线在计算机系统中使用，并且由多个信号源驱动，例如，一个微处理器的中断输入。

背景技术

一个器件通过控制耦合到漏极开路信号线和地之间的晶体管在漏极开路信号线上传递信号。这种用作开关的晶体管通常是，一个N沟道型MOSFET，但是其它适合的晶体管可用于实现这种目的。

当这种器件使得晶体管为ON时，信号线耦合到地，从而导致其电压下拉到一个为LOW的状态或电平(例如，低于大约0.4伏特)。相反地，当所有器件使得它们对应的驱动晶体管为OFF时，通过连接到信号线和电源之间的上拉电路，信号线偏置到一个为HIGH的状态(例如，5伏特)。

在漏极开路信号线上信号的传递速率取决于，信号线在LOW和HIGH状态之间的循环变换的速率。因为连接到信号线的寄生电容的存在，寄生电容充电和放电的速率决定了开关切换的速率。寄生电容的增加会减慢充电放电速率，并且降低最大的信号传递率。因此，许多基于互连器件标准的漏极开路电路指定了最大的信号线电容(通常为一百皮法)来保证足够的性能。

决定寄生电容充电放电速率的另一个因素是在充电和放电通道上电阻的大小。因为当晶体管为ON时输出晶体管上的电阻通常很小，所以寄生电容放电会很快，这样从HIGH到LOW状态切换也很快。但是，寄生电容由上拉电路提供的上拉电流来充电。

在使用漏极开路信号线的典型应用中，上拉电路是一个耦合到信号线和电源正极之间的电阻。因为上拉电阻的电阻值通常比晶体管为ON时的电阻值大很多，所以寄生电容充电的速率会比其放电慢很多。因此，信号上升时间比信号下降时间慢很多。

一种缩减信号上升时间的技术是使用一个电阻值很小的上拉电阻。使用阻值小的电阻以增加可得的上拉电流，这样任何寄生电容在晶体管为OFF时的充电速率会很快。但是，减小上拉电阻会在电路工作中有不利的影响。

例如，上拉电阻值的减小增加了当驱动晶体管为ON时从V_CC流到地的电流。这种电流的增加表示损耗的电功率，而这对电源应用是重要的指标，例如电池供电器件。这种电流的增加还会增加驱动晶体管的压降，因此在信号线为LOW时增加了信号线电压并且减少了噪声容限。

在参考前述后，使用漏极开路结构，通过减少漏极开路信号线的上升时间来增加在传递系统中数据交换率，而不包含噪声容限的降低和电功率更多的损耗，是期望的。

发明内容：

本发明的目的是使用漏极开路结构通过减少漏极开路信号线的上升时间来增加在传递系统中数据交换率，而不包含噪声容限的降低和电功率更多的损耗。

本发明的这些或其它的目的由以下电路和方法实现，通过一个可变的电流源提供一个上拉电流，该电流是信号线上电压的函数。特别地，当信号线电压表示信号线拉为LOW时，上拉电流增加。

在第一个实例中，每当信号线上电压超过阈值电压时，提供额外的上拉电流。在一个优选的实例中，提供电路以监视信号的变化率(dV/dt)，仅当信号超过阈值且变化率为正时提供更高的上拉电流，比如在信号线从LOW到HIGH的转换中。

对比文献，发明专利：上拉和下拉电路，申请号：98105944.9

对比文献，发明专利：具有三伏辅助的能耐受五伏的集成电路信号垫，申请号：200880015599.9

附图说明：

本发明的上述或其它的目的在考虑下面的详细描述后，并参考图形，其中相同的符号表示相同的部分，将是明显的，其中：

图1A至1C是描述先前已知的三种类型的上拉电路的简化原理示意图；

图2A和2B分别是图1A至1C上拉电路的信号电压关于时间的函数图像，上拉电流关于信号电压的函数图像；

图3是根据本发明原则的上拉电路的第一种实例的简化原理示意图；

图4是图3上拉电路上拉电流关于信号电压的函数图像；