[发明专利]一种振荡器及其构成的真随机数发生电路

说明书

技术领域

本发明属于集成电路设计领域，涉及一种振荡器及其构成的真随机数发生电路，该电路产生的真随机数序列具有高度随机性，可以应用到需要真随机数的各种安全加密领域，如高安全RFID标签。

背景技术

随着无线通信的发展，信息安全越来越重要，通信系统需要加密和解密技术来实现安全通信，这便离不开随机数。随机数包括伪随机数和真随机数，伪随机数是通过数学算法实现，当其输入端的种子序列确定，算法确定，其输出信号就被确定。伪随机数具有随机性的特点，但是输出信号是周期信号，易被破解，安全性较差。真随机数通过物理特征来实现，在电路设计中常见的实现方法有直接放大热噪声法、振荡采样法、离散时间混沌实现法和亚稳态电路实现法，振荡采样法利用振荡器的相位噪声和抖动作为随机源，相位噪声由振荡器中MOS管的热噪声所引起，抖动由电路中存在的亚稳态、竞争和冒险所引起，所以产生的随机数的随机性较好。由于基于振荡采样法的真随机数发生电路实现过程结构简单，所需面积少，功耗低，所以在加密、解密系统和近场通信等中得到广泛的运用。

发明内容

本发明提供一种振荡器及其构成的真随机数发生电路，其目的在于解决随机数随机性差的问题，使生成的真随机数序列具有不可预测且不重复的特点。

本发明提供的一种振荡器，由8n个反相器构成2n+1个稳定回路和4n个振荡回路，其中n为大于零的整数，每个所述稳定回路包含1个主回路 和2n个交叉耦合反相器电路，该主回路为4n边形，由4n个所述反相器级联构成，且每个反相器分别位于4n边形的一个边上，所述2n个交叉耦合反相器电路由其余的4n个所述反相器构成，每个所述交叉耦合反相器电路由两个级联构成回路的所述反相器所组成，并且所述4n边形的每个对称轴上两个点均与一个所述交叉耦合反相器电路上的两个点相连接；每个所述振荡回路均由2n+1个级联构成回路的所述反向器所组成，在这2n+1个反相器当中，2n个反相器位于所述主回路上，1个反相器位于所述交叉耦合反相器电路上。

本发明提供的由所述振荡器构成的真随机数发生电路，包括快速振荡器、慢速振荡器、异或电路、时钟电路、系统时钟电路和采样电路；

快速振荡器和慢速振荡器的输入端分别与两个外部使能信号a和使能信号b相连接，快速振荡器和慢速振荡器的输出端与异或电路的输入端相连接，外部使能信号c与时钟电路输入端相连接，时钟电路输出端、异或电路输出端和系统时钟电路输出端均与采样电路的不同输入端相连接，采样电路的输出端即为真随机数序列输出端；

当使能信号a和使能信号b同时为“1”时，快速振荡器和慢速振荡器起振，快速振荡器产生高频信号，慢速振荡器产生低频信号，经过异或逻辑门后产生初级随机数种子；使能信号c为“1”时，时钟电路产生固定频率信号，该信号和系统时钟电路产生的信号对初级随机数种子分别进行采样，两次采样后产生真随机数序列。

所述快速振荡器与慢速振荡器是主回路采用上述4n边形结构的振荡器，通过调节MOS管的尺寸实现不同频率的输出，为保证真随机数的随机性，振荡频率在时钟电路频率的10倍左右，快速振荡频率大于10倍时钟电路频率，慢速振荡频率小于10倍时钟频率。

所述异或电路由两输入的异或逻辑门组成，实现异或功能。

所述时钟电路用于给采样电路提供时钟信号，对初级随机数种子进行初级采样，从而产生初级随机数序列。所述时钟电路的具体结构由五个级联构成回路的反相器(S₂₅、S₂₆、S₂₇、S₂₈、S₂₉)组成，每个反相器输入端点或输出端点与对地(GND)的MOS管电容(M₁、M₂、M₃、M₄、M₅)相连接，实现延迟功能，并通过调节MOS管电容尺寸实现所需的输出频率。

所述系统时钟电路由扩散算法逻辑时钟提供时钟信号，扩散算法逻辑时钟为数字电路实现的低频时钟，用于对初级随机数序列进行采样，产生所需真随机数序列。