[发明专利]一种用于提高管脚使用率的管脚复用方法及电路

说明书

技术领域

本发明涉及芯片设计领域，更具体的说，本发明涉及一种能够提高管脚使用率和减小芯片版图面积的优化方法及电路。

背景技术

随着半导体集成电路的高速发展，芯片复杂性不断增加，功能不断完善，单个芯片中所集成的元件数从当初的十几个发展到目前的几亿个甚至几十、上百亿个，造成芯片面积不断增大，进而影响了集成电路产业的进一步发展。

IC设计电路有两种面积瓶颈，一种是核心限制(core limited)，也就是除管脚IO以外的芯片内部电路面积太大；另一种是IO限制(pad limited)，即外围管脚IO的面积大于内部核心面积，限制了芯片面积。IO限制主要是由于随着芯片功能的不断增加，大规模数字集成电路的输入和输出管脚不断增多，每个管芯少则需要几十个管脚，多则需要几百甚至上千个管脚，尤其是在成批次流片前的测试芯片（Test Chip）中，往往设计几种相似的功能模块来进行最终的选择，从而使管脚的数量成倍增加，这些管脚占用了大量的面积，有时管脚所占的面积甚至大于内部核心电路所占的面积，从而大大增加了芯片的成本并降低了测试效率。而且，日益增加的管脚数量以及版图面积将导致互连变得更为复杂，进而影响电路的性能。

在测试芯片（Test Chip）中，为了达到最佳的性能、最低的功耗和最小的版图面积，一般设计几种相似的功能模块来进行最终的选择。在传统的芯片设计中，每个模块都需要拥有其各自单独的管脚，这就使得芯片中管脚所占的面积成倍增加，而且当某一模块不工作时，此模块的管脚将处于闲置状态。

发明内容

本发明的目的在于解决芯片内部多个模块均需要拥有各自单独的管脚所造成的芯片中管脚所占面积成倍增加，芯片管脚使用效率低的问题。具体采用如下技术方案：

一种用于提高管脚使用率的管脚复用方法，芯片中加入两种管脚复用电路，分别为输入管脚复用电路和输出管脚复用电路，输入管脚复用电路的端口分为三类，输入端口、输出端口、以及控制端口，输入管脚复用电路的输入端口与芯片输入信号端口连接，输入管脚复用电路的输出端口分别与芯片中各模块的输入端连接，输入管脚复用电路的控制端口负责选择某一指定模块接收芯片的输入信号，下一时刻通过改变控制位，将有另一个模块接收芯片输入信号；输出管脚复用电路的端口分为三类，输入端口、输出端口、以及控制端口，输出管脚复用电路的输入端分别与芯片中各模块的输出端连接，输出管脚复用电路的输出端口与芯片输出信号管脚连接，输出管脚复用电路的控制端口负责选择将某一指定模块的输出信号传递至芯片输出管脚，下一时刻通过改变控制位，另一个模块的输出信号传递至芯片输出管脚。

一种用于提高管脚使用率的管脚复用电路，其特征在于：包括输入管脚复用电路和输出管脚复用电路。所述的输入管脚复用电路由n个与门构成，每个与门包括m+1个PMOS晶体管PM₁至PM_m+1和m+1个NMOS晶体管NM₁至NM_m+1，以及一个反相器，其中m为芯片中n个模块所需要的最少控制位数量。每个与门中，PM₁至PM_m+1的源极连接电源电压，PM₁至PM_m+1的漏极连接NM₁的漏极，NM₁的源极连接NM₂的漏极，直到NM_m的源极连接NM_m+1的漏极，NM_m+1的源极连接地，反相器的输入端连接NM₁的漏极，反相器的输出端作为输入管脚复用电路的输出端，输入管脚复用电路的输出端连接芯片内部某一对应模块的输入端，PM₁和NM₁的栅极作为输入管脚复用电路的输入端，输入管脚复用电路的输入端连接芯片输入信号端，PM₂和NM₂的栅极至PM_m+1和NM_m+1的栅极作为控制端，PM₂和NM₂的栅极连接控制位1，PM₃和NM₃的栅极连接控制位2，直到PM_m+1和NM_m+1的栅极连接控制位m。