[发明专利]信号处理电路以及使用了该信号处理电路的试验装置

说明书

技术领域

本发明涉及一种信号处理电路。

背景技术

近年来，在很多信号处理电路中利用了嵌入式处理器(Embedded Processor)。图1是表示本发明人所研究的信号处理电路的第一结构的框图。信号处理电路1002a具备嵌入式CPU(Central Processing Unit：中央处理器)1004、存储控制器1006以及存储器1008。在存储器1008中存储了要由嵌入式CPU1004执行的程序。嵌入式CPU1004从存储器1008获取命令而执行命令，根据需要将与其结果相应的数据写入到自身的超高速缓冲存储器或者存储器1008。

存储器1008的数据由于宇宙射线等的影响而无意地被破坏。将该现象称为软错误。图1的存储控制器1006不具有ECC功能。在该情况下，嵌入式CPU1004在存储在存储器1008中的数据被破坏的情况下无法察觉到该破坏。例如，在存储在存储器1008中的程序区域被软错误破坏的情况下，嵌入式CPU1004进行错误动作，在由嵌入式CPU1004生成的数据被破坏的情况下，得到错误的运算结果。

发明内容

该问题通过对图1的存储控制器1006安装ECC功能来解决。图2是表示本发明人所研究的信号处理电路的第二结构的框图。存储控制器1006具有ECC功能，由此检测、纠正软错误。其结果，存储器1008的数据保持正确的值，从而能够防止嵌入式CPU1004的错误动作。

然而，为了高效率地进行ECC处理，除了系统1002b整体用于实现初始的功能所需的数据区域以外，需要用于进行ECC处理的附加的数据区域。通常，在很多情况下在使用嵌入式CPU的系统中要求低成本化，但是当安装ECC功能时，存储器1008的容量及/或个数比不进行ECC处理的图1的结构相比增加，从而导致成本上升。具体地说，随着存储器的个数增加，安装这些存储器的印刷基板的面积增加，并且针数增加，因此接口电路的成本增加。

除此以外，当利用ECC功能时，每次嵌入式CPU1004访问存储器1008时，产生用于进行ECC处理的附加的存储器访问，随之在存储控制器1006内进行路径故障判断，由此嵌入式CPU1004的每一次总线访问的等待时间增加。通常，嵌入式CPU与高性能CPU相比，每个单位时间的处理能力差，因而通过与性能之间的折衷选择，利用ECC功能。

本发明是鉴于上述状况而完成的，其某一方式的例示性目的之一是提供一种能够以较小负担对嵌入式CPU执行存储检查的信号处理电路。

本发明的一个方式涉及一种信号处理电路。信号处理电路具备：存储器；存储控制器，与存储器连接，并且不具有错误检查和纠正（ECC：Error Check and Correct)功能；嵌入式处理器，通过存储控制器以能够访问的方式与存储器连接；以及存储检查电路，通过存储控制器以能够访问的方式与存储器连接，并且在嵌入式处理器的非动作期间访问到存储器，并检查存储到存储器的数据。

根据该方式，在嵌入式处理器没有进行动作时，换言之在没有产生嵌入式处理器的存储器访问的期间进行存储检查，因此能够缩短嵌入式处理器的存储器访问时的等待时间，从而能够减小对嵌入式处理器的负担。在本说明书中，所谓嵌入式处理器是指嵌入式CPU(Central Processing Unit：中央处理器)、嵌入式MPU(Micro Processing Unit：微处理器)、内置有FPGA(Field Programmable Gate Array：现场可编程门阵列)的处理器等与这些类似的处理器。

嵌入式处理器也可以将表示是动作期间还是非动作期间的控制信号输出到存储检查电路。在该情况下，存储检查电路能够根据来自处理器的控制信号来执行存储检查。

存储检查电路也可以在嵌入式处理器的非动作期间执行以下步骤：通过对存储在存储器内的检查对象的数据实施预定的运算处理来生成预期值；以及按照每个预定的检查周期，对存储在存储器内的数据实施预定的运算处理，由此生成评价值，并将评价值与预期值进行比较。

存储检查电路也可以将预期值写入到存储器。

在其它方式中，存储检查电路也可以将预期值写入到与存储器分开设置的寄存器。在该情况下，能够减少随着存储检查而进行的存储器访问。

作为存储检查电路的检查对象的数据区域也是能够设定的。由此，能够与各种系统对应。

检查周期也是能够设定的。如果缩短检查周期则能够提高可靠性，如果延长检查周期，则能够抑制分配至存储检查的资源。