[发明专利]具有逻辑运算和数据存储功能的可编程功能产生单元

说明书

技术领域

本发明涉及数字集成电路中现场可编程门阵列(FPGA)设计技术领域，具体涉及一种具有逻辑运算和数据存储功能的可编程功能产生单元。

背景技术

FPGA是一种通用的逻辑电路，具有灵活性高、开发风险低的优点，已广泛应用于工业控制、航空航天、通信、汽车电子等领域，并且占据着越来越多的市场份额。目前主流的FPGA产品均采用SRAM来对用户设计进行编程。FPGA中的最基本单元是基本逻辑单元(Basic Logic Element，BLE)，它能够独立完成一定的组合、时序逻辑功能，为数字系统设计提供最基本的逻辑运算操作和数据存储功能。BLE通常由功能产生单元、寄存器以及其他一些逻辑电路构成。功能产生单元是BLE中最核心的单元，可以通过配置来执行组合逻辑、细粒度存储、算术运算等功能。

随着FPGA的应用领域逐步扩大，对片内存储资源的需要越来越大，形式也越来越灵活。根据不同的应用需求，FPGA中除了需要不同容量的粗粒度存储器块外，还需要能提供更加灵活的细粒度存储单元。

目前主流的商用FPGA器件，主要包括Altera公司的Stratix系列芯片(Stratix II到Stratix V)和Xilinx公司的Virtex系列芯片(Virtex-2到Virtex-7)。现有芯片中所采用的功能产生单元，有些基于查找表(Look Up Table，LUT)结构，仅能实现逻辑运算功能而无法实现细粒度存储功能；有些需要几个功能产生单元配合，再利用一些额外的电路，才能够实现细粒度存储功能，逻辑资源利用率较低，且配置不够灵活；有些需要使用数据译码模块作为控制模块，电路结构较为复杂。

发明内容

针对这些问题，本发明提出了一种既可实现用户逻辑运算功能，又可实现用户细粒度RAM读/写功能以及细粒度ROM读/写功能的k输入功能产生单元。

本发明公开了一种具有逻辑运算和数据存储功能的可编程功能产生单元，该功能产生单元可被配置成实现用户逻辑运算功能、细粒度RAM功能或细粒度ROM功能的用户电路，其包括：

写操作控制模块：其在用户电路实现细粒度RAM写操作时，控制MC阵列存储所述RAM中的用户数据；

MC阵列：其在用户电路实现用户逻辑运算以及细粒度ROM功能时，用于存储配置数据；在用户电路实现细粒度RAM写操作时，用于存储所述RAM中的用户数据；

读操作控制模块：其用于读出MC阵列中存储的数据。

本发明提出的功能产生单元，既能存储来自FPGA配置控制器的配置数据以实现用户逻辑运算操作，又能存储来自用户电路的数据并实现对其的读/写操作。提高了可编程芯片的资源利用效率。

本发明提出的k输入功能产生单元，由于结构规整，因此能够方便快速的设计出k取不同值时对应的功能产生单元，减少了由于输入个数改变而带来的额外设计开销，具有良好的可扩展性。

附图说明

图1是本发明中存储单元(MC)的结构框图；

图2是本发明中功能产生单元的结构框图；

图3是本发明中写操作控制模块的结构框图；

图4是本发明中时钟同步单元的时序关系图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

本发明提出了一种现场可编程门阵列的基本逻辑单元中的功能产生单元，其包括：写操作控制模块、存储单元(MC)阵列和读操作控制模块。

图1示出了本发明中存储单元(MC)的结构框图。MC阵列包括多个MC，如图1所示，每个MC包括：4个NMOS管、两个反相器。其中，4个NMOS管为M1、M2、M3和M4，两个反相器为INV1和INV2。配置地址输入端口CADDR接NMOS管M1和M3的栅极，用户地址输入端口ADDR接NMOS管M2和M4的栅极，配置数据输入端口和CDATA分别接NMOS管M1和M3的源极，用户数据输入端口和DATA分别接NMOS管M2和M4的源极，反相器INV1的输出端口Q接反相器INV2的输入端口，反相器INV2的输出端口接反相器INV1的输入端口，NMOS管M1和M2的漏极均连接在端，NMOS管M3和M4的漏极均连接在Q端。此MC结构能够实现不同来源数据的存储，具体说明如下：