[发明专利]一种具有两步背景抑制功能的读出集成电路无效

专利信息
申请号: 201310149369.4 申请日: 2013-04-26
公开(公告)号: CN103256986A 公开(公告)日: 2013-08-21
发明(设计)人: 郝立超;陈洪雷;丁瑞军;张君玲;黄爱波 申请(专利权)人: 中国科学院上海技术物理研究所
主分类号: G01J5/02 分类号: G01J5/02;G01J5/06
代理公司: 上海新天专利代理有限公司 31213 代理人: 郭英
地址: 200083 *** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 具有 背景 抑制 功能 读出 集成电路
【说明书】:

技术领域

发明涉及红外焦平面读出集成电路,具体指一种具有两步背景抑制功能的读出集成电路(Readout Integrated Circuit-ROIC),它工作在50K温度下,用于甚长波红外焦平面阵列(Infrared Focus Plane Array-IRFPA)中,可以将探测器光电流中的背景电流减除,只对有效光信号电流进行积分、采样、降噪和输出。

背景技术

甚长波红外焦平面阵列是先进红外系统中的核心器件。红外焦平面阵列一般由两部分组成:红外探测器阵列和读出电路阵列。焦平面上的红外探测器在接收到入射的红外辐射后,在红外辐射的入射位置上产生一个与入射红外辐射性能有关的局部电荷,传输给对应的读出电路单元。读出电路将对这些电信号进行积分放大、采样保持,再通过输出缓冲和多路传输系统,最终送达监视系统形成图像。

由于甚长波红外探测器禁带宽度比较窄,在生长过程中非常容易受到材料、生长工艺、实验室环境等多种因素影响。受现有工艺条件限制,现阶段甚长波探测器其自身等效电阻比较小,一般小于10;因此,读出电路输入级的输入电阻必须非常小。同时,为了防止产生过大的漏电流,探测器必须工作在精确的“零偏”状态下。另外,甚长波探测器暗电流比较大,且工作在高背景条件下,使得读出电路积分电容非常容易饱和,很难获得理想的信噪比(SNR)。甚长波探测器自身性能的缺陷,在很大程度上限制了甚长波红外焦平面的性能,且对读出电路设计提出了很高的要求。

由于使用了负反馈运放,一般采用BDI、CTIA、BGMI等结构作为甚长波红外焦平面读出电路的前置输入级。常规情况下采用单级放大器或五管差动放大器,虽然其低温工作性能良好,但由于增益较低,光电流注入效率非常低,探测器工作不稳定,噪声较大,难以满足实际需求。另外,现有的背景抑制电路一种是使用简单的电压—电流转换法,其精度低,并且其均至于BDI前置输入级的注入管之后,受MOS管沟道长度调制效应的影响,生成的背景电流不稳定;另一种具有记忆功能的背景抑制电路由于其结构复杂,占用面积大,很难在单元内实现。同时,读出电路单元面积有限,且必须使用较大的积分电容和采样电容,二者很难进行折衷。

发明内容

本发明的目的是提供一种具有两步背景抑制功能的读出集成电路,该电路工作在50K温度下,主要应用于甚长波红外焦平面阵列系统。其采用改进结构的两步背景抑制电路模块,并使用具有折叠式共源共栅负反馈运算放大器的BDI前置输入级模块,解决现有背景抑制精度低、信号采集难度大、积分时间短、信号信噪比低的问题,并且进一步简化了采样保持电路结构,扩展了温度应用范围。

本发明的目的是通过下述技术途径实现:

本发明公开了一种具有两步背景抑制功能的读出集成电路,采用HHNEC0.35um1P4M标准CMOS工艺,在EDA(Electronic Design Automatic电子设计自动化)设计平台中搭建电路,主要实现对探测器信号的背景抑制、放大积分、采样保持和输出。该电路包括以下功能模块:两步背景抑制电路模块、BDI前置输入级模块、采样保持电路模块、低通滤波电容模块、两级源跟随输出级模块、时序控制电路模块,其中:

(1)BDI前置输入级模块采用缓冲直接注入电路结构(Buffered Direct Injection-BDI),如图2所示,其中负反馈运算采用折叠式共源共栅结构,如图3所示,其开环增益A大于80dB,此时光电流的注入效率达到99%;同时,设计运算放大器使其公共端输入符合探测器偏压的设定。为了控制积分时间,防止探测器的过热象元击穿芯片,在积分电容之前增加了一个积分时间控制开关INTC。该电路模块负责将探测器光电流信号读出、积分放大为电压信号,并使探测器维持在精确的“零偏”状态;另外,使图3中M5的漏极电压固定。

(2)两步背景抑制电路模块由M3、M4和M5三个大宽长比的PMOS管组成,用来降低固体图像噪声和1/f噪声。通过增加PMOS自级联结构,有效提高了背景抑制的线性度和精度,实现了高精度背景减电流的生成。其基本结构和工作原理如下:如图3虚线框所示,两个宽长比为1:2的PMOS管M3、M4组成自级联结构,再与宽长比为4:1的PMOS管M5串联。通过VSUP2控制M5进行粗调产生大致的电流,并将M4和M5限制在线性区;再通过调节VSUP2细调可以精确确定所需的背景电流。

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院上海技术物理研究所,未经中国科学院上海技术物理研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310149369.4/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top