[发明专利]输出电路

说明书

技术领域

本发明有关于一种输出电路，特别是有关于一种具有静电放电保护的输出电路。

背景技术

静电放电（electrostatic discharge，ESD）损坏已变成为集成电路（integrated circuit，IC）产品可靠度的主要考虑事项之一。一般而言，在一IC中功率级（power stage）的输出电路包括一个PMOS晶体管以及一个NMOS晶体管，其均耦接功率级的输出端。在制造过程或产品测试过程中，当ESD事件发生在输出端时，大电流可能损坏功率级的元件。因此，需要ESD保护电路，以当ESD事件发生在输出端时用来提供放电路径。在现有技术中，一ESD保护电路耦接IC中功率级的输出端，以当ESD事件发生在输出端时用来提供ESD保护。然而，ESD保护电路在IC中占用较大面积。此外，当ESD保护电路期望具有高可靠度时，ESD保护电路的设计变得更加困难。

发明内容

因此，期望提供一种输出电路，其能够解决上述技术问题。

本发明一实施例提供一种输出电路，包括：一第一输出级元件，耦接所述输出电路的一输出端以及一接地端；一第二输出级元件，耦接所述输出端以及一电源端；一侦测电路，耦接所述电源端与所述接地端，且执行一侦测操作来侦测一静电放电事件是否发生在所述输出端上，以在一第一节点产生一控制信号；一控制电路，耦接所述第一节点，且接收所述控制信号；以及一第一预驱动器，耦接所述第一节点且接收所述控制信号。当所述侦测电路侦测出所述静电放电事件发生在所述输出端时，所述控制电路根据所述控制信号而被致能以导通所述第一输出级元件从而形成一放电路径，且所述第一预驱动器根据所述控制信号而被禁能。

本发明另一实施例提供一种输出电路，包括：一第一N型晶体管，具有基极、耦接一输出端的漏极、以及耦接一接地端的源极；一第一P型晶体管，具有基极、耦接所述输出端的漏极、以及耦接一电源端的源极：一电阻器，耦接于所述电压端与一第一节点之间；一电容器，耦接所述第一节点以及所述接地端，其中，一控制信号产生于所述第一节点；一第二P型晶体管，具有耦接所述第一节点的基极、耦接所述电源端的源极、以及耦接所述第一N型晶体管的基极于一第二节点的漏极；以及一第一预驱动器，耦接于所述第一节点与所述第二节点之间并用于接收所述控制信号。当一静电放电事件发生在所述输出端时，所述电源端的电压拉高，所述控制信号处于一第一低位准以导通所述第二P型晶体管，且所述第二节点的电压根据所述电源端的拉高电压而处于一第一高位准以导通所述第一N型晶体管，且所述第一预驱动器根据具有所述第一低位准的所述控制信号而被禁能。

通过使用本发明的输出电路结构，集成电路无需使用上述的额外且专用的ESD保护电路也能够进行静电放电保护，从而具有较小的布局尺寸。

附图说明

图1表示根据本发明一实施例的输出电路；以及

图2表示图1的输出电路的详细架构。

具体实施方式

为使本发明之上述目的、特征和优点能更明显易懂，下文特举一较佳实施例，并配合所附图式，作详细说明如下。