[发明专利]输出电路有效
| 申请号： | 201310131514.6 | 申请日： | 2013-04-16 |
| 公开（公告）号： | CN103378850A | 公开（公告）日： | 2013-10-30 |
| 发明（设计）人： | 光田和弘;宫田真次 | 申请（专利权）人： | 富士通半导体股份有限公司 |
| 主分类号： | H03K19/0185 | 分类号： | H03K19/0185 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 舒艳君;李洋 |
| 地址： | 日本神*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 输出 电路 | ||
1.一种输出电路，其特征在于，具备：
串联连接在电源端子与输出端子之间的电流源以及第1MOS晶体管；
第2MOS晶体管，其包含与所述第1MOS晶体管的背栅连接的漏极；以及
第3MOS晶体管，其包含与所述第2MOS晶体管的源极连接的源极；
所述第2MOS晶体管的源极与所述第2MOS晶体管以及所述第3MOS晶体管各自的背栅连接，所述第2MOS晶体管以及所述第3MOS晶体管的背栅为浮置状态。
2.根据权利要求1所述的输出电路，其特征在于，
所述第1MOS晶体管的背栅经由第1电阻与所述第1MOS晶体管的栅极连接。
3.根据权利要求1或者2所述的输出电路，其特征在于，
所述第1MOS晶体管、所述第2MOS晶体管以及所述第3MOS晶体管分别为横向双扩散绝缘栅极MOS晶体管。
4.根据权利要求1或者2所述的输出电路，其特征在于，
所述第1MOS晶体管为N沟道的LDMOS晶体管，
所述第2MOS晶体管以及所述第3MOS晶体管分别为P沟道的LDMOS晶体管，
所述电源端子为高电位电源端子，所述第3MOS晶体管的漏极以及所述第2及第3MOS晶体管的栅极与低电位电源端子连接。
5.根据权利要求4所述的输出电路，其特征在于，
具有源极跟随电路，该源极跟随电路对所述第1MOS晶体管的栅极施加与输入信号对应的电压，
所述源极跟随电路具有导电型与所述第1MOS晶体管相同的第4MOS晶体管，
所述第4MOS晶体管的源极被供给所述输入信号，所述第4MOS晶体管的漏极与流出和所述电流源成比例的电流的另一电流源连接，所述第4MOS晶体管的栅极与所述第1MOS晶体管的栅极连接。
6.根据权利要求5所述的输出电路，其特征在于，
所述第4MOS晶体管的栅极与所述第4MOS晶体管的漏极经由第2电阻连接。
7.根据权利要求5所述的输出电路，其特征在于，
所述第1MOS晶体管与所述第4MOS晶体管的元件尺寸被设定为相等。
8.根据权利要求4所述的输出电路，其特征在于，
具有源极跟随电路，该源极跟随电路对所述第1MOS晶体管的栅极施加与输入信号对应的电压，
所述源极跟随电路具有导电型与所述第1MOS晶体管不同的第5MOS晶体管，
所述第5MOS晶体管的栅极被供给所述输入信号，所述第5MOS晶体管的源极与所述第1MOS晶体管的栅极连接，所述第5MOS晶体管的背栅与所述第5MOS晶体管的源极经由第3电阻连接。
9.根据权利要求1或者2所述的输出电路，其特征在于，
具有阴极与所述第1MOS晶体管的栅极连接、阳极与所述第1MOS晶体管的背栅连接的齐纳二极管。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通半导体股份有限公司，未经富士通半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201310131514.6/1.html，转载请声明来源钻瓜专利网。
