[发明专利]排阻器

说明书

技术领域

本发明是有关于一种排阻器，且特别是有关于一种可提升信号传输品质的排阻器。

背景技术

随着制程的演进与技术的进步，如中央处理器（Central Processing Unit，CPU）或动态随机存取存储器（DRAM）等电路组件的工作速率也越来越快。对于印刷电路板布局设计（Printed Circuit Board Layout Design)而言，电路组件的工作速率提升也意味着布局设计的困难度相对的增加。

电阻是电路设计中经常使用到的基本电子元件。在印刷电路板布局中，电阻可利用单电阻或是排阻的形式来实现。其中，由于单电阻焊盘较大，故在高速信号传输时很容易造成信号的损耗，进而使得信号传输品质降低。此外，相较于排阻而言，使用单电阻也会使得电路布局的走线长度增长，导致印刷电路板的面积增大。

因此，在高速电路的布局中，一般会采用4输入引脚（pin）-4输出引脚的排阻。此类型的排阻通常包含有4个电阻值相同的电阻元件，藉以提供两组高速信号的信号传输路径，其中由于各个电阻元件之间的距离相当接近，因此可节省电路布局的面积。

然而，也因为各个电阻元件之间的距离相当接近，当高速信号传递时，在各个电阻元件所提供的信号传输路径之间也很容易发生串音干扰（cross-talk）的问题。此外，对于高速信号而言，在此类型排阻器中并没有完整的接地信号可作为参考。而上述的问题皆会使得高速信号的传输品质降低。

发明内容

有鉴于此，本发明提供一种排阻器，其可有效地提升电路板上的信号传输品质。

本发明的排阻器包括多个电阻群组以及至少一个第二电阻元件。所述多个电阻群组分别包括多个第一电阻元件，且各个第一电阻元件具有第一电阻值。第二电阻元件与所述多个电阻群组交错配置，其中第二电阻元件具有相异于第一电阻值的第二电阻值。

在本发明一实施例中，电阻群组包括第一与第二电阻群组，其中第一与第二电阻群组分别包括二第一电阻元件。该第二电阻元件配置于第一与第二电阻群组之间。

在本发明一实施例中，电阻群组更包括第三电阻群组，其中第三电阻群组包括二第一电阻元件。该些第二电阻元件其中之一配置于第一与第二电阻群组之间，且第二电阻元件其中之另一配置于第二与第三电阻群组之间。

在本发明一实施例中，排阻器更包括多个输入引脚以及多个输出引脚。所述多个输入引脚分别耦接第一电阻元件以及第二电阻元件的一端。所述多个输出引脚分别耦接第一电阻元件以及第二电阻元件的另一端。第二电阻元件适于耦接至一接地端。

本发明的排阻器包括n+1个电阻群组以及n个第二电阻元件，其中n大于或等于1，且为正整数。各个电阻群组包括2个第一电阻元件，且各个第一电阻元件具有第一电阻值。各个第二电阻元件与各个电阻群组交错配置，其中各个第二电阻元件具有相异于第一电阻值的第二电阻值。

在本发明一实施例中，排阻器更包括3n+2个输入引脚以及3n+2个输出引脚。所述输入引脚分别耦接第一电阻元件以及第二电阻元件的一端。所述输出引脚分别耦接第一电阻元件以及第二电阻元件的另一端。

本发明的排阻器包括至少一个电阻群组以及多个第二电阻元件。电阻群组包括多个第一电阻元件，且各个第一电阻元件具有第一电阻值。所述多个第二电阻元件分别与电阻群组交错配置，其中各个第二电阻元件具有相异于第一电阻值的第二电阻值。

在本发明一实施例中，电阻群组包括第一电阻群组。第一电阻群组包括二第一电阻元件，其中第一电阻群组配置于所述多个第二电阻元件其中之一与其中之另一之间。

在本发明一实施例中，电阻群组更包括第二电阻群组。第二电阻群组包括二第一电阻元件，其中第二电阻群组配置于其中之另一第二电阻元件与所述多个第二电阻元件其中之又一之间。

在本发明一实施例中，排阻器更包括多个输入引脚以及多个输出引脚。所述多个输入引脚分别耦接第一电阻元件以及第二电阻元件的一端。所述多个输出引脚分别耦接第一电阻元件以及第二电阻元件的另一端。

基于上述，本发明实施例提出一种排阻器，所述的排阻器配置有多个具有不同电阻值的电阻元件，且不同电阻值的电阻元件之间是以交错排列的方式配置于排阻器中。在应用所述排阻器设计电路板的布线结构时，设计者可通过将具有第一电阻值的电阻元件耦接至对应的信号线并且将具有第二电阻值的电阻元件耦接至接地网络的配置方式，使得各组信号线之间的耦合现象被接地信号所屏蔽，进而抑制信号线之间的串音干扰并且使得信号传输的品质提升。