[发明专利]EVS测试电路、EVS测试系统和EVS测试方法

说明书

技术领域

本申请大体来说涉及半导体器件，更具体地，涉及不使用动力地对半导体器件做电压应力(electrical voltage stress，EVS)测试。

背景技术

在金属氧化物半导体场效应晶体管(MOSFET)器件中，栅极氧化物层可包括：电介质材料例如二氧化硅(SiO₂)的均匀层，所述均匀层配置为在器件导通时将器件的栅极端与连接器件的源漏极区域的导电沟道分隔开。在一示例中，栅极氧化物缺陷可包括(但不限于)：针孔缺陷；不均匀的栅极氧化物厚度；或由例如栅极氧化物形成期间氧气不足、栅极氧化物均匀生长图案的瑕疵、栅极氧化物掩模中微粒污染等引起的其它栅极氧化物击穿。可以使用EVS测试来加速对栅极氧化物缺陷的检测。

发明内容

本申请提供一种电压应力(EVS)测试电路，包括：

第一开关和第二开关，所述第一开关和第二开关配置为接收正应力电压或负应力电压，

其中所述第一开关配置为向第一半导体器件的栅极提供正应力电压，并将所述第一半导体器件的栅极与负应力电压隔离开，并且

其中所述第二开关配置为向第二半导体器件的栅极提供负应力电压，并将正应力电压与所述第二半导体器件的栅极隔离开。

本申请提供一种电压应力(EVS)测试系统，包括：

单个外部焊垫，配置为接收正应力电压或负应力电压；

均包括栅极的第一半导体器件和第二半导体器件；以及

EVS测试电路，配置为将正应力电压或负应力电压从所述单个外部焊垫提供至所述第一半导体器件或所述第二半导体器件的栅极，所述EVS测试电路包括：第一开关和第二开关，所述第一开关和第二开关均连接至所述单个外部焊垫，所述第一开关连接至所述第一半导体器件，所述第二开关连接至所述第二半导体器件，并且所述第一开关和第二开关配置为从所述单个外部焊垫接收所述正应力电压或负应力电压，

其中所述第一开关配置为将所述单个外部焊垫处的正应力电压提供至所述第一半导体器件的栅极，并将所述单个外部焊垫处的负应力电压与所述第一半导体器件的栅极隔离开，并且

其中所述第二开关配置为将所述单个外部焊垫处的负应力电压提供至所述第二半导体器件的栅极，并将所述单个外部焊垫处的正应力电压与所述第二半导体器件的栅极隔离开。

本申请提供一种电压应力(EVS)测试方法，包括：

使用第一开关：

接收正应力电压；

向第一半导体器件的栅极提供所述正应力电压；以及

将所述第一半导体器件的栅极与负应力电压隔离开；以及

使用第二开关：

接收负应力电压；

向第二半导体器件的栅极提供所述负应力电压；以及

将所述第二半导体器件的栅极与正应力电压隔离开。

附图说明

在附图(其不一定按比例绘制)中，相似的附图标记可在不同的视图中描述相似的部件。具有不同字母后缀的相似附图标记可表示相似部件的不同例子。附图以示例而非限制的方式大体示出了本文中所论述的各个实施例。

图1大体上示出了包括MOSFET器件和第一外部焊垫(pad)以及第二外部焊垫的示例性EVS测试配置；

图2大体上示出了包括单个外部焊垫以及一个或更多个开关的示例性EVS测试电路，所述一个或更多个开关配置为向一个或更多个半导体器件传递正应力电压或负应力电压；

图3和图4大体上示出了施加于半导体器件的正应力电压和负应力电压以及相应的泄漏电流的示例性模拟结果；

图5大体上示出了包括第一预驱动器电路和第二预驱动器电路的示例性电路，所述第一预驱动器电路和第二预驱动器电路配置为分别驱动第一半导体器件和第二半导体器件；

图6大体上示出了包括第三预驱动器电路的示例性电路，所述第三预驱动器电路配置为驱动第三半导体器件。

具体实施方式