[发明专利]移位寄存器单元及其驱动方法、栅极驱动装置与显示装置

权利要求书

1.一种移位寄存器单元，其特征在于，包括信号输入单元、锁存单元、下拉单元、信号输出单元，其中：

信号输入单元，用于在输入信号和复位信号的控制下，将第一电平信号或第二电平信号输出给锁存单元的第一端；

锁存单元，用于锁存所述信号输入单元输入的信号，并将锁存处理信号输出给下拉单元；

下拉单元，用于在所述锁存处理信号的控制下，将第一电平信号或下拉信号输出给信号输出单元；

信号输出单元，用于接收所述下拉单元发送的信号，进行反向处理作为输出信号，以及输出与输出信号反相的信号。

2.如权利要求1所述的移位寄存器单元，其特征在于，所述信号输入单元包括：

第一薄膜晶体管T1和第二薄膜晶体管T2；

所述第一薄膜晶体管T1的源极与第一电平信号输入端连接，第一薄膜晶体管T1的栅极与复位信号输入端连接，第一薄膜晶体管T1的漏极与第二薄膜晶体管T2的漏极和锁存单元的第一端A连接；

所述第二薄膜晶体管T2的栅极与输入信号输入端连接，所述第二薄膜晶体管T2的源极与所述第二电平信号输入端连接。

3.如权利要求1所述的移位寄存器单元，其特征在于，所述锁存单元包括：

第一反相器以及第二反相器，其中：

所述第一反相器的输入端与所述信号输入单元连接，所述第一反相器的输出端与所述下拉单元连接；

所述第二反相器的输入端与所述下拉单元连接，所述第二反相器的输出端与所述信号输入单元连接。

4.如权利要求1所述的移位寄存器单元，其特征在于，所述下拉单元包括：

第四薄膜晶体管T4和第五薄膜晶体管T5；

所述第四薄膜晶体管T4的漏极分别与所述第五薄膜晶体管T5的漏极、信号输出单元连接，所述第四薄膜晶体管T4的栅极分别与所述第五薄膜晶体管T5的栅极、锁存单元的第二端连接，所述第四薄膜晶体管T4的源极与下拉信号连接；

所述第五薄膜晶体管T5的源极与所述信号输出单元、第一电平信号输入端连接。

5.如权利要求4所述的移位寄存器单元，其特征在于，所述下拉单元还包括第三薄膜晶体管T3；

所述第三薄膜晶体管T3的漏极与第四薄膜晶体管T4的源极连接，所述第三薄膜晶体管T3的栅极与时钟信号输入端连接，第三薄膜晶体管T3的源极与第二电平信号输入端连接。

6.如权利要求4所述的移位寄存器单元，其特征在于，所述下拉单元还包括第三薄膜晶体管T3；

所述第三薄膜晶体管T3的漏极与栅极连接，并且与第四薄膜晶体管T4的源极连接，第三薄膜晶体管T3的源极与时钟信号输入端连接。

7.如权利要求1所述的移位寄存器单元，其特征在于，所述信号输出单元包括：

第三反相器、第一信号输出端以及第二信号输出端；

所述第三反相器的信号输入端分别与所述下拉单元、第二信号输出端连接；

所述第三反相器的信号输出端与所述第一信号输出端连接。

8.如权利要求7所述的移位寄存器单元，其特征在于，所述信号输出单元还包括第六薄膜晶体管T6；

所述第六薄膜晶体管T6的漏极与第三反相器的输入端连接，第六薄膜晶体管T6的源极与第一电平信号连接，第六薄膜晶体管T6的栅极与第一信号输出端连接。

9.一种移位寄存器单元的驱动方法，其特征在于，包括：

在输入阶段，时序信号控制信号输入单元导通并输出低电平，锁存单元在锁存低电平的同时输出高电平，下拉单元在所述锁存单元输出的高电平以及时序信号的控制下，使下拉节点处于高电平，信号输出单元中的第一信号输出端输出低电平，使信号输出单元中的第二信号输出端输出高电平；

在输出阶段，时序信号控制所述信号输入单元截止，锁存单元继续输出高电平，下拉单元在所述锁存单元输出的高电平以及时序信号的控制下，使下拉节点处于低电平，信号输出单元中的第一信号输出端输出高电平，使信号输出单元中的第二信号输出端输出低电平；

在复位阶段，时序信号控制所述信号输入单元导通并输出高电平，锁存单元在锁存高电平的同时输出低电平，下拉单元在所述锁存单元输出的低电平以及时序信号的控制下，使下拉节点处于高电平，信号输出单元中的第一信号输出端输出低电平，使信号输出单元中的第二信号输出端输出高电平。