[发明专利]一种可重构多端口物理不可克隆函数电路

权利要求书

1.一种可重构多端口物理不可克隆函数电路，其特征在于包括输入信号接口、第一控制电路模块、至少两个可重构多端口PUF电路单元和输出信号接口，所述的输入信号接口与所述的第一控制电路模块连接，所述的第一控制电路模块分别与至少两个可重构多端口PUF电路单元连接，至少两个可重构多端口PUF电路单元分别与所述的输出信号接口连接，所述的可重构多端口PUF电路单元包括第二控制电路模块、输入模块、输出模块和随机工艺偏差产生模块，所述的第二控制电路模块设置有使能信号输入端、激励信号输出端、控制信号输出端和输出密钥端口数输出端，所述的输入模块设置有外部信号输入端、激励信号输入端和信号输出端，所述的输出模块设置有端口数输入端、信号输入端和信号输出端，所述的随机工艺偏差产生模块设置有控制信号端、信号输入端和信号输出端，所述的第二控制电路模块的激励信号输出端与所述的输入模块的激励信号输入端连接，所述的第二控制电路模块的输出密钥端口数输出端与所述的输出模块的端口数输入端连接，所述的第二控制电路模块的控制信号输出端与所述的随机工艺偏差产生模块的控制端连接，所述的输入模块的信号输出端与所述的随机工艺偏差产生模块的信号输入端连接，所述的随机工艺偏差产生模块的信号输出端与所述的输出模块的信号输入端连接，所述的输入模块的外部信号输入端接入的信号包括数据信号、地址信号和控制电压信号。

2.根据权利要求1所述的可重构多端口物理不可克隆函数电路，其特征在于所述的输入模块由第一D触发器、第二D触发器和第三D触发器组成，所述的第一D触发器接入数据信号，所述的第二D触发器接入地址信号、所述的第三D触发器接入控制电压信号和第一时钟信号，所述的随机工艺偏差产生模块包括寄存器堆、振荡器和N个由两个D触发器串联而成的D触发器组，所述的寄存器堆分别与所述的第一D触发器、所述的第二D触发器、所述的振荡器和N个D触发器组连接，所述的振荡器分别与所述的第三D触发器和每个D触发器组中的第一个D触发器连接，每个D触发器组中的第二个D触发器接入所述的第一时钟信号，所述的振荡器的输出信号为第二时钟信号，所述的输出模块由N个输出单元组成，每个输出单元由锁存器和FIFO输出电路串联而成，N个输出单元中的锁存器与N个D触发器组中的第二个D触发器一一对应连接，所述的第二控制电路模块分别与所述的第一D触发器、所述的第二D触发器、所述的第三D触发器和N个输出单元中的FIFO输出电路连接，所述的第一时钟信号的频率为0～50MHz，所述的第二时钟信号的频率为500M-1GHz，N≥2。

3.根据权利要求2所述的可重构多端口物理不可克隆函数电路，其特征在于所述的振荡器包括差分延迟电路、电平转换器、占空比电路和分频器，所述的差分延迟电路设置有控制电压信号输入端、第一信号输出端、第二信号输出端和接地端，所述的电平转换器设置有第一信号输入端、第二信号输入端、第一信号输出端、第二信号输出端、直流电压信号输入端和接地端，所述的占空比电路设置有第一信号输入端、第二信号输入端、直流电压信号输入端和接地端，所述的差分延迟电路的第一信号输出端与所述的电平转换器的第一信号输入端连接，所述的差分延迟电路的第二信号输出端与所述的电平转换器的第二信号输入端连接，所述的电平转换器的第一信号输出端与所述的占空比电路的第一信号输入端连接，所述的电平转换器的第二信号输出端与所述的占空比电路的第二信号输入端连接，所述的占空比电路的信号输出端与所述的分频器的信号输入端连接，所述的差分延迟电路的接地端、所述的电平转换器的接地端和所述的占空比电路的接地端连接，所述的电平转换器的直流电压信号输入端和所述的占空比电路的直流电压信号输入端连接，所述的差分延迟电路的控制电压信号输入端为所述的振荡器的信号输入端，所述的分频器的信号输出端为所述的振荡器的信号输出端。