[发明专利]一种基于x86体系结构处理器的VME单板计算机装置

权利要求书

1.一种基于X86体系结构处理器的VME单板计算机装置，所述装置包括CPU模块(101)、PCI或PCIE总线桥芯片(201)以及接口模块(301)，其中

所述CPU模块(101)为嵌入式计算机模块，通过PCI或PCIE总线连接于所述PCI或PCIE总线桥芯片(201)，包括处理器、内存，包括PCI总线、PCIE总线、SATA接口、USB接口、千兆以太网接口、VGA接口；

所述PCI或PCIE总线桥芯片(201)，通过PCI或PCIE总线连接于所述CPU模块(101)和通过本地总线连接于所述接口模块(301)，用于PCI或PCIE总线到本地总线之间的转换；

所述接口模块(301)，通过本地总线连接于连接于所述PCI或PCIE总线桥芯片(201)，用于通过FPGA实现本地总线到VME总线的转换。

2.如权利要求1所述的装置，其中所述CPU模块(101)通过PCI或PCIE总线访问所述PCI或PCIE总线桥芯片(201)的本地总线存储空间和IO空间。

3.如权利要求1所述的装置，所述PCI或PCIE总线桥芯片(201)的本地总线包括地址线LA[31:2]、数据线LD[31:0]、地址选通信号、读写信号、空闲信号，VME总线包括地址线A[31:0]、数据线D[31:0]、地址选通信号、数据锁存信号、数据传输应答信号、读写信号。

4.如权利要求1所述的装置，其中所述接口模块(301)通过FPGA内部的状态机实现本地总线到VME总线的转换，状态机由VHDL硬件编程语言设计。

5.如权利要求1所述的装置，其中所述本地总线除了可以通过接口模块(301)访问VME总线，还可以访问接口模块(301)内部设立的寄存器。

6.如权利要求1所述的装置，其中接口模块(301)上设置LVDS接口，所述LVDS接口连接到接口模块(301)内部的FIFO，时钟线作为FIFO的读写信号，帧同步线作为FIFO的使能信号，数据线连接到FIFO的数据线。