[发明专利]用于提高启动可靠性的电子设备及方法

说明书

技术领域

本发明涉及启动技术，特别涉及一种用于提高启动可靠性的电子设备、以及用于提高启动可靠性的方法。

背景技术

电子设备在CPU上电后、操作系统开始运行前，需要由CPU加载并运行一段Boot（引导）程序。Boot程序通常都是保存在Boot存储器中，当CPU上电或复位后，其会从Boot存储器中加载Boot程序并运行，从而实现正常的启动；但如果保存在Boot存储器中的Boot程序的可执行代码损坏、或与操作系统不匹配，就会导致CPU错误地运行Boot程序，从而导致电子设备无法正常启动。

实际应用中，Boot存储器可以选用例如Flash（闪存）等非易失性存储器，常见的Boot存储器包括Nor（或非）Flash、Nand（与非）Flash、SPI（Serial Peripheral Interface串行外设接口）Flash。相比之下，Nor Flash的数据访问难度最低、管脚数量最多、成本最高，Nand Flash的数据访问难度最高、成本适中、管脚数量适中，SPI Flash的数据访问难度适中、管脚数量最少、成本最低，因此，目前SPI Flash被越来越多地用作Boot存储器。

由于CPU是电子设备的核心，而Boot程序是CPU上电后最先执行的代码，所以CPU能否从SPI Flash成功加载Boot程序是电子设备可靠性的基础。

相应地，若选用SPI Flash作为Boot存储器，则由于SPI Flash的选址方式为间接选址、无法实现对Boot程序的片内逻辑备份，因此，通常都是通过设置两片SPI Flash来实现对Boot程序的物理备份。

在用于网络通信的某些模块化的电子设备中，通常会在用于实现主控功能的主板设置双SPI Flash的物理备份方式；但对于例如接口板等用于实现模块化功能的模块子板来说，由于其PCB（Printed Circuit Board，印刷电路板）的面积较小，因而不能采用双SPI Flash的物理备份方式。

从而，对于采用单SPI Flash的模块子板来说，当其SPI Flash中的Boot程序的可执行代码损坏、或与操作系统不匹配时，就会导致模块子板无法正常启动，从而影响电子设备的整体运行；而且，若需要刷新SPI Flash中损坏或不匹配的Boot程序的可执行代码，则必须断电、并手动刷新。

发明内容

有鉴于此，本发明提供了一种用于提高启动可靠性的电子设备、以及一种用于提高启动可靠性的方法。

本发明提供的一种用于提高启动可靠性的电子设备，主板和模块子板，主板具有主板CPU，模块子板具有子板CPU和一个引导存储器以及逻辑芯片，该引导存储器为间接选址的非易失性存储器、并存放有子板CPU的引导程序；

逻辑芯片与子板CPU之间连接有复位信号线，用于逻辑芯片在模块子板上电后控制子板CPU进入启动加载状态；

逻辑芯片与子板CPU之间连接有第一I/O总线，用于逻辑芯片在子板CPU进入启动加载状态后检测子板CPU是否加载成功；

逻辑芯片与子板CPU之间的复位信号线还用于逻辑芯片在检测出子板CPU加载失败后控制子板CPU进入保持复位状态；

逻辑芯片与主板CPU之间连接有上报信号线，用于逻辑芯片在检测出子板CPU加载失败后向主板CPU上报异常、以触发主板CPU刷新引导存储器；

逻辑芯片与子板CPU之间的复位信号线还用于逻辑芯片在主板CPU完成对引导存储器的刷新后控制子板CPU再次进入启动加载状态；

以及，逻辑芯片与引导存储器之间连接有第一接口总线、与子板CPU之间连接有第二接口总线，逻辑芯片与主板CPU之间连接有第二I/O总线；其中，当子板CPU从引导存储器加载引导程序时，逻辑芯片将第一接口总线与第二接口总线导通，以允许子板CPU在启动加载状态下从引导存储器加载引导程序；当主板CPU发送用于刷新至引导存储器的引导程序时，逻辑芯片将第一接口总线与第二I/O总线导通、并实现在第一接口总线对引导存储器的间接选址，以使主板CPU在收到上报异常后通过逻辑芯片向引导存储器刷新引导程序。

子板CPU进一步在加载成功后向逻辑芯片回写表示加载成功的通知，逻辑芯片依据是否在子板CPU进入启动加载状态后的预定时间内收到该通知来检测子板CPU是否加载成功。

主板CPU进一步具有连接上报信号线的中断管脚，逻辑芯片以中断方式向主板CPU上报异常。

主板CPU与子板CPU之间连接有业务传输总线。