[发明专利]一种高效无限的数字调音台集群及其信号传输方法

说明书

技术领域

本发明涉及音频信号处理技术领域，尤其涉及一种高效无限的数字调音台集群及其信号传输方法。

背景技术

随着数字媒体应用的普及，从外出语言采访录音，到节目的制作、编排、播出，以及总控系统的数字化、自动化，已经逐步实现向全数字媒体技术过渡。整个信号的采集、处理和播出都是以数字音频格式存在，特别是以音频工作站的数字媒体极大的方便了对音频素材的编辑和控制，音频工作站系统已经成为广播电台音频制作播出的主要数字媒体设备。节目制作播出的另一个核心设备则是调音台，调音台是节目制作播出的交换中心，它连接着各式各样的模拟数字输入输出设备，将各种设备的音频信号进行汇聚、分配、并实现各种信号的输入和输出控制。

目前，数字调音台通过级联方式来扩展音频输入输出通道数。如图3和图5所示，在数字调音台中增设FPGA单元，该FPGA单元具有数字音频信号的打包/拆包/同步功能，这样多个数字调音台通过FPGA单元级联，即可通过FPGA单元实现两个数字调音台之间双向传输多路数字音频信号；也可将多个数字调音台分别与一个交换机设备连接，通过交换机设备实现数字音频信号的转发。

以两个数字调音台级联为例，在上述级联方式下，数字调音台1与数字调音台2之间的连接方式如图1所示，FPGA单元1的发送接口X1与FPGA单元2的接收接口R2之间具有4组差分信号线，分别用以传输CLK信号、FS信号（帧同步时钟信号）、DX信号（发送数据信号）、空白；FPGA单元1的接收接口R1与FPGA单元2的发送接口X2之间也具有4组差分信号线，分别用于传输CLK信号、FS信号（帧同步时钟信号）、DR信号（接收数据信号）、空白。其中， CLK信号的时钟频率为24.56MHZ，为低速时钟信号，限制了每帧数据的传输速度；在信号传输过程中，各FPGA单元的数据通道数为16个，每个通道为32Bit，通常其中仅24 Bit被应用，8 Bit未使用，这就造成了带宽资源的浪费。而在各种大型广播录音的应用场合，对可用的数据通道数、数据传输速率有着越来越高的需求，因而有必要对其进行改进。

发明内容

本发明的目的在于提供一种高效无限的数字调音台集群及其信号传输方法，实现无限数量的数字调音台的集群，增加数字调音台之间的数据传输通道，提高数字调音台之间的数据传输速率。

本发明的目的是通过以下技术方案实现的：

一种高效无限的数字调音台集群，包括N个数字调音台；

每个数字调音台包括相连接的DSP单元和FPGA单元，各个数字调音台之间通过FPGA单元级联；

所述DSP单元，用于接收模拟音频信号，将其模数转换后得到的各路数字音频信号连同预设的信号转发路径信息下发至本端的FPGA单元；接收本端FPGA单元上发的数字音频信号，对该数字音频信号以及所述模拟音频信号进行相关音频处理，之后控制输出；

所述FPGA单元，用于接收本端DSP单元下发的数字音频信号，将其中一路或者一路以上的数字音频信号打包后按照信号转发路径转发至下一级数字调音台；在接收到来自上一级数字调音台的数字音频信号时，判断本端是否为目的地，若是，则将其拆包后上报至本端的DSP单元，否则将其转发至下一级数字调音台；

所述FPGA单元包括发送接口和接收接口；所述发送接口与对端的FPGA单元的接收接口通过4组差分信号线连接，其中一组差分信号线用于传输HCLK信号、三组差分信号线用于传输DX信号；所述接收接口与对端的FPGA单元的发送接口通过4组差分信号线连接，其中一组差分信号线用于传输HCLK信号、三组差分信号线用于传输DR信号；每组差分信号线包括21个数据通道，每个数据通道包含24Bit。

其中，所述FPGA单元，还用于通过用于传输DX信号/DR信号的三组差分信号线中一组差分信号线的32 Bit剩余带宽来填写FS检测值、另一组差分信号线的32 Bit剩余带宽来填写CRC校验值。

其中，所述N的值不大于17；所述HCLK信号的时钟频率为98.034MHZ。

其中，所述FPGA单元，还用于实时检测与本端连接的数字调音台是否掉电，在检测到掉电时通过数字信号线传输电压调制信号至对端。

一种高效无限的数字调音台集群，包括N个数字调音台和交换机设备；

每个数字调音台包括相连接的DSP单元和第一FPGA单元，所述交换机设备包括第二FPGA单元，各数字调音台分别通过第一FPGA单元与交换机设备的第二FPGA单元相连接；