[发明专利]一种高效无限的数字调音台集群及其信号传输方法

权利要求书

1.一种高效无限的数字调音台集群，包括N个数字调音台；其特征在于，

每个数字调音台包括相连接的DSP单元和FPGA单元，各个数字调音台之间通过FPGA单元级联；

所述DSP单元，用于接收模拟音频信号，将其模数转换后得到的各路数字音频信号连同预设的信号转发路径信息下发至本端的FPGA单元；接收本端FPGA单元上发的数字音频信号，对该数字音频信号以及所述模拟音频信号进行相关音频处理，之后控制输出；

所述FPGA单元，用于接收本端DSP单元下发的数字音频信号，将其中一路或者一路以上的数字音频信号打包后按照信号转发路径转发至下一级数字调音台；在接收到来自上一级数字调音台的数字音频信号时，判断本端是否为目的地，若是，则将其拆包后上报至本端的DSP单元，否则将其转发至下一级数字调音台；

所述FPGA单元包括发送接口和接收接口；所述发送接口与对端的FPGA单元的接收接口通过4组差分信号线连接，其中一组差分信号线用于传输HCLK信号、三组差分信号线用于传输DX信号；所述接收接口与对端的FPGA单元的发送接口通过4组差分信号线连接，其中一组差分信号线用于传输HCLK信号、三组差分信号线用于传输DR信号；每组差分信号线包括21个数据通道，每个数据通道包含24Bit数据。

2.如权利要求1所述高效无限的数字调音台集群，其特征在于，所述FPGA单元，还用于通过用于传输DX信号/DR信号的三组差分信号线中一组差分信号线的32 Bit剩余带宽来填写FS检测值、另一组差分信号线的32 Bit剩余带宽来填写CRC校验值。

3.如权利要求1所述高效无限的数字调音台集群，其特征在于，所述N的值不大于17；所述HCLK信号的时钟频率为98.034MHZ。

4.如权利要求1至3任一所述高效无限的数字调音台集群，其特征在于，所述FPGA单元，还用于实时检测与本端连接的数字调音台是否掉电，在检测到掉电时通过数字信号线传输电压调制信号至对端。

5.一种高效无限的数字调音台集群，包括N个数字调音台；其特征在于，还包括交换机设备；

每个数字调音台包括相连接的DSP单元和第一FPGA单元，所述交换机设备包括第二FPGA单元，各数字调音台分别通过第一FPGA单元与交换机设备的第二FPGA单元相连接；

所述DSP单元，用于接收外界信号源通过音频输入接口输入的模拟音频信号，将其模数转换后得到的各路数字音频信号连同预设的信号转发路径信息下发至第一FPGA单元；接收第一FPGA单元上发的数字音频信号，对该数字音频信号以及所述模拟音频信号进行相关音频处理，之后控制输出；

所述第一FPGA单元，用于接收DSP单元下发的数字音频信号，将其中一路或者一路以上的数字音频信号打包后连同信号转发路径转发至交换机设备；在接收到交换机设备的数字音频信号时，将其拆包后上报至本端的DSP单元；

所述第二FPGA单元，用于接收来自各数字调音台的数字音频信号及信号转发路径信息，根据该信号转发路径将数字音频信号转发至指定数字调音台的第一FPGA单元；

所述第一FPGA单元和第二FPGA单元均包括发送接口和接收接口；所述发送接口与对端的FPGA单元的接收接口通过4组差分信号线连接，其中一组差分信号线用于传输HCLK信号、三组差分信号线用于传输DX信号；所述接收接口与对端的FPGA单元的发送接口通过4组差分信号线连接，其中一组差分信号线用于传输HCLK信号、三组差分信号线用于传输DR信号；每组差分信号线包括21个数据通道，每个数据通道包含24Bit数据。

6.如权利要求5所述高效无限的数字调音台集群，其特征在于，所述第一FPGA单元和第二FPGA单元，还用于通过用于传输DX信号/DR信号的三组差分信号线中一组差分信号线的32 Bit剩余带宽来填写FS检测值、另一组差分信号线的32 Bit剩余带宽来填写CRC校验值。

7.如权利要求5所述高效无限的数字调音台集群，其特征在于，所述N的值不大于16；所述HCLK信号的时钟频率为98.034MHZ。

8.如权利要求5至7任一所述高效无限的数字调音台集群，其特征在于，所述第一FPGA单元和第二FPGA单元，还用于实时检测与本端连接的交换机设备/数字调音台是否掉电，在检测到掉电时通过数字信号线传输电压调制信号至对端。