[发明专利]仿真期间存储器步移序列加速的方法和系统

说明书

技术领域

本发明一般性地涉及集成电路设计的计算机仿真，并且更具体地涉及在制造之前的微处理器设计的计算机仿真和验证期间加速存储器步移序列。

背景技术

在制造之前(“硅前”)仿真和验证微处理器设计或其他集成电路设计的功能是用于确保制造的设计将正确地执行的重要步骤。工业竞争和其他因素可能迫使研究人员和制造人员减少生产周期时间。但是，由于要探究的可能的测试情况(“测试用例”)以及每个测试用例进行仿真可能花费的时间数量巨大，因此对设计的硅前(pre-silicon)仿真和验证可能是耗费时间的。

微处理器设计的硅前仿真和验证的一个方面涉及在微处理器的存储器内的仿真操作，如从主存储器获取或向高速缓冲存储器写入。在许多这些仿真中，执行一个或多个存储器步移序列(memory walking sequence)。现代微处理器设计典型地包括用于执行存储器步移序列的机制，在存储器步移序列中微处理器前进到目标存储器，从而一次读取一个存储器位置，并且有可能对那些存储器位置中的每个存储器位置处包括的条目执行一个或多个操作。例如，微处理器可以执行经过目标高速缓冲存储器的高速缓冲存储器步移序列(如高速缓冲存储器清除序列)，其中微处理器读取目标高速缓冲存储器中的每个高速缓冲存储器位置并且从那些高速缓冲存储器位置逐出(evict)条目。虽然存储器步移序列可能消耗大量的处理器周期，但是现代微处理器由于它们的时钟速率高而典型地能够快速执行存储器步移序列。

当执行包括大型存储器(如高速缓冲存储器或主存储器)的微处理器设计的硅前仿真时，仿真经过这些目标存储器的存储器步移序列可能消耗大量的仿真的处理器周期。但是，执行仿真的处理器周期的仿真的微处理器比它的硬件对应物慢得多。执行硅前仿真以测试并且验证存储器步移序列和涉及它们的频繁使用的其他微处理器功能因此可能花费极长的时间，有可能达到仿真不可能被执行或者必须以有限的方式被执行的程度，二者都有在硅前阶段留下无法发现的设计问题的风险。

用于减少仿真存储器步移序列所需要的测试时间的方法将是有用的。

发明内容

本发明的实施方式提供一种用于在由计算机执行的仿真期间加速仿真的存储器步移序列的系统、方法和程序产品。在一个实施方式中，该方法包括执行仿真测试用例，在该仿真测试用例中测试被限于仿真的存储器的一些部分。该方法还包括在该仿真测试用例的执行期间，将该仿真的存储器中的一个或多个存储器位置标识为适于(eligible)包括有效数据。该方法还包括在仿真的存储器步移序列开始之后，确定标识的存储器位置是否处于将要由仿真的硬件处理的存储器位置之后的指定数目的存储器位置内，其中在仿真的存储器步移序列中该仿真的硬件顺序地处理该仿真的存储器中的存储器位置。该方法还包括响应于标识的存储器位置处于将要由该仿真的硬件处理的存储器位置之后的指定数目的存储器位置内，允许该仿真的硬件处理该存储器位置。该方法还包括响应于标识的存储器位置不处于将要由该仿真的硬件处理的存储器位置之后的指定数目的存储器位置内，使该仿真的硬件前进到该仿真的存储器中的后续存储器位置，该后续存储器位置是标识的存储器位置之前的指定数目的存储器位置，并且允许该仿真的硬件处理该后续存储器位置。

在另一个实施方式中，该方法包括执行仿真测试用例，在该仿真测试用例中测试被限于仿真的存储器的一些部分。该方法还包括在该仿真测试用例的执行期间，将该仿真的存储器中的一个或多个存储器位置标识为适于包括有效数据。该方法还包括在仿真的存储器步移序列开始之后，确定将要由仿真的硬件处理的存储器位置是否是标识的存储器位置，其中在仿真的存储器步移序列中该仿真的硬件顺序地处理该仿真的存储器中的存储器位置。该方法还包括响应于将要由该仿真的硬件处理的存储器位置是标识的存储器位置，允许该仿真的硬件处理该存储器位置。该方法还包括响应于将要由该仿真的硬件处理的存储器位置不是标识的存储器位置，使该仿真的硬件前进到标识的存储器位置，并且允许该仿真的硬件处理该标识的存储器位置。

附图说明

图1是根据本发明的一个实施方式的仿真系统的功能框图。

图2是示出了根据本发明的一个实施方式的测试用例的框图，其中在该测试用例中已知目标高速缓冲存储器的哪些部分在仿真过程期间有可能包括有效数据。

图3是示出了根据本发明的一个实施方式的加速的存储器步移序列的框图。

图4是示出了根据本发明的一个实施方式的加速的存储器步移序列的操作步骤的流程图。