[发明专利]具有可编程M和B参数的基准生成器及其使用方法

权利要求书

1.一种电路，包括：

第一生成器，其可操作以生成包括电源电压的一部分的第一电压；

第二生成器，其可操作以生成第二电压；以及

混合器和缓冲器电路，其可操作以输出包括所述第一和第二电压之和的基准电压。

2.根据权利要求1的电路，其中所述第二电压与所述电源电压无关。

3.根据权利要求1的电路，其中所述混合器和缓冲器电路进一步可操作以生成并输出包括所述基准电压和偏移电压之和的高基准电压。

4.根据权利要求1的电路，其中可通过相应数字控制字调节所述第一和第二电压。

5.根据权利要求1的电路，其中所述第一生成器包括包含负反馈的运算放大器，并且所述运算放大器可操作以缓冲所述第一电压。

6.根据权利要求5的电路，其中所述第一生成器进一步包括可选择的电阻器电路，其可操作以根据数字控制字将所述第一电压输入所述运算放大器的所述负反馈中。

7.根据权利要求5的电路，其中所述第一生成器进一步包括可操作以根据所述第一电压增加电流线性度的供电电路。

8.根据权利要求1的电路，其中所述第二生成器包括包含负反馈的运算放大器，并且所述运算放大器可操作以缓冲所述第二电压。

9.根据权利要求8的电路，其中所述第二生成器进一步包括可选择的电阻器电路，其可操作以根据数字控制字将所述第二电压输入所述运算放大器的所述负反馈中。

10.根据权利要求8的电路，其中所述第二生成器进一步包括可操作以根据所述第二电压增加电流线性度的供电电路。

11.一种包括动态随机存取存储器DRAM的电路，所述电路包括：

基准生成器，其可操作以生成基准电压，所述基准电压包括加到直流DC电压上的电源电压的一部分，所述基准电压被置于所述DRAM的1和0数据类型的信号电压的中央；以及

读出放大器，其可操作以根据所述基准电压和相应信号电压之间的差读出所述1和0数据类型。

12.根据权利要求11的电路，其中所述电源电压的所述一部分和所述直流电压均可通过相应数字控制字来调节。

13.根据权利要求11的电路，还包括耦合到位线的多个DRAM单元，所述位线可操作以将所述信号电压提供给所述读出放大器。

14.根据权利要求11的电路，还包括耦合到所述基准生成器的基准单元，所述基准单元可操作以将所述基准电压提供给所述读出放大器。

15.根据权利要求11的电路，其中所述基准生成器包括混合器和缓冲器电路，所述混合器和缓冲器电路可操作以：

将所述电源电压的所述一部分加到所述直流电压上以生成所述基准电压；以及

将所述基准电压输出到所述读出放大器。

16.根据权利要求15的电路，其中所述混合器和缓冲器电路包括包含负反馈的运算放大器，并且所述运算放大器可操作以缓冲所述基准电压。

17.根据权利要求15的电路，其中所述混合器和缓冲器电路进一步可操作以生成并输出包括所述基准电压和偏移电压之和的高基准电压。

18.一种有形地包含在机器可读存储器中以便设计、制造或测试集成电路的设计结构，所述设计结构包括：

第一生成器，其可操作以生成包括电源电压的一部分的第一电压；

第二生成器，其可操作以生成第二电压；以及

混合器和缓冲器电路，其可操作以输出包括所述第一和第二电压之和的基准电压。

19.根据权利要求18的设计结构，其中所述设计结构包括网表。

20.根据权利要求18的设计结构，其中所述设计结构作为用于交换集成电路布图数据的数据格式而驻留在存储介质上。

21.根据权利要求18的设计结构，其中所述设计结构驻留在可编程门阵列中。