[发明专利]一种应用于地磁测量的高精度ADC及其模拟前端电路

说明书

技术领域

本发明涉及一种电路结构，特别涉及CMOS磁场传感器及其它低噪声传感器读出电路领域，属于微电子领域。

背景技术

现有的地磁传感器器件绝大部分使用非标准CMOS器件，比如GMR(巨磁电阻)器件和基于MEMS(微机械加工技术)的器件，因此这些传感器的成本受到集成电路非标准工艺制造和封装质量的影响，而且传感器与后处理集成电路制造不兼容，也影响了整个地磁传感器的性能，这样为了实现高性能的地磁传感器，导致系统成本非常高。

基于标准CMOS工艺的地磁传感器是克服非标地磁器件缺点和降低系统成本的一种非常有效的解决办法，基于CMOS工艺的霍尔磁阻器件的地磁传感器，是本发明中的基础器件。但是霍尔磁阻器件在标准CMOS工艺制造中，受到不同硅基晶相应力和温度变化的影响，产生很大的随机失调电压，降低了磁场向电压转换的精度，并且CMOS工艺中场效应晶体管在生产中由于离子机注入浓度的偏差，器件的本征失调电压也很大，因此直接把磁阻器件与普通的CMOS读出电路连接，是不能有效实现地磁传感器系统的功能。目前很多研究工作在解决这方面的问题，提出了很多校正电路，比如电流平均法，器件平均法等。这些办法可以有效地抑制磁传感器的失调电压，可是传感器读出电路由于场效应晶体管的失调电压等因素的影响，也决定了整个地磁传感器系统的精度，因此也需要校正电路去抑制读出电路的失调电压，目前普遍采用的办法都是斩波或者相关双采样技术去消除电路的失调电压和电路本征噪声。由于磁传感器和读出电路的校正方法互不关联，而且解决问题的思路不一样，因此实现这些误差和校正的代码之间没有一致性，导致实现的系统非常复杂。通常为了实现不同的精度需求只能分别流片制造。本发明开发的一种能够用相同的校正代码同时实现传感器和读出电路的校正的模拟前端电路，可以有效地降低制造成本和简化系统设计。

发明内容

本发明的目的是设计一种CMOS磁场传感器可配置精度的模拟前端电路，其中的CMOS地磁传感器和读出电路共享同一个校正电路。本发明可以降低产品的系统设计和成本。本发明的集成电路基于标准CMOS制造工艺的器件，因此它的成本和可靠性是非常有竞争力的。

图1是本发明提出的整个模拟前端电路结构。101是标准CMOS工艺的地磁传感器，102是纹波抑制的低噪声放大器，103是增量累加型ADC，104是时钟相位控制与校正单元，105是温度补偿单元。101根据器件所处的位置，把当地的磁场信号转换成微弱的电压信号，然后通过102把信号放大到103能够辨识的幅度，然后103转换成数字信号。与此同时，105把器件当时的温度信息传送给104，104产生了温度补偿过的时钟校正频率和相位去抑制101和102的失调电压。本发明提出的电路结构通过主频时钟内插入不同个相位来调整磁传感器的精度。

磁阻传感器的输出电压可以通过傅立叶级数展开：

V＝a₀+a₁cosφ+a₂cos2φ+a₃cos3φ+b₁sinφ+b₂sin2φ+b₃sin3φ+...

为了得到a_k和b_k，可以通过主频时钟内插n个相位，而n个相位取决于磁传感器的精度需求，另外时钟的相位精度受到相位发生电路的精度限制，包括了电路的工作温度，时钟抖动和电路的相位噪声。图2是整个时钟发生器与时钟相位控制单元电路，包括了106是低相位噪声时钟发生器，105是温度补偿电路单元，107是任意整数分频器，108是时钟内插相位电路，109是时钟占空比调节电路。

发明中还使用了斩波放大器和片内纹波抑制环路，以消除放大器本身的噪声和器件失调。斩波放大器是通过频率调制把噪声和失调电压搬移到斩波频率上的，虽然整个电路的噪声大大降低了，但是残存的失调电压纹波依然对整个放大器电路有很大的影响。特别当放大器的增益很大的时候，也会把残存的失调电压放大输出至103，因此降低了整个传感器读出电路的精度。一般的方法是片外增加滤波电容，但是这样会增加芯片的输出管脚和芯片的外围元器件。如图3所示，109是片内纹波抑制电路。本发明在低噪声放大器中使用了109，这可以更有效地降低芯片成本。109在整个放大器中处于负反馈回路，而该反馈回路可以有效地调节纹波的幅度大小，同时受到104输出频率控制109的带宽，从而使斩波放大器电路与磁传感器使用相同的104。