[发明专利]用于高性能存储器装置的时钟及控制信号产生

说明书

分案声明

本案是发明名称为“用于高性能存储器装置的时钟及控制信号产生”，申请日为2008年5月31日，申请号为200880017450.4的专利申请的分案申请。

技术领域

本发明大体上涉及电子学，且更具体地说，涉及用于在存储器装置中产生时钟及控制信号的技术。

背景技术

存储器装置通常用于许多电子装置中，例如计算机、无线通信装置、个人数字助理(PDA)等。存储器装置通常包括许多行及列的存储器单元。每一存储器单元可存储数据值，其通常为二进制“0”或“1”。为了读取给定行及给定列中的存储器单元，激活所述行的字线，且存储器单元依据存储于存储器单元中的数据值而使所述列的位线充电或放电。读出放大器接着检测位线上的电压且基于所检测的电压而提供逻辑值。为了写入到给定行及给定列中的存储器单元，激活所述行的字线。数据输入驱动器接着依据待写入到存储器单元的数据值而将所述列的位线驱动为低或高。当前存储于存储器单元中的数据值由位线上的值盖写。

对于读取操作，读出放大器应尽早接通且接通持续最小量的时间以便实现高操作速度及低功率消耗。可在已使位线充分充电或放电之后激活读出放大器，使得能可靠地检测存储于存储器单元中的数据值。此充电/放电时间取决于存储器单元中的晶体管的特性及寄生效应，所述两者可由于集成电路(IC)工艺、电源电压及温度的变化而广泛地变化。对于写入操作，数据输入驱动器应接通持续与将数据值写入到存储器单元中所需要的一样长的时间。写入到存储器单元所需要的时间量取决于晶体管特性及寄生效应。

因此，在此项技术中需要用以产生用于读取及写入操作的时钟及控制信号以使得可在存在IC工艺、电压及温度(PVT)变化的情况下实现高操作速度的技术。

发明内容

本文描述用于在存储器装置中产生时钟及控制信号以实现读取及写入操作的良好性能的技术。在一种设计中，存储器装置包括存储器阵列、时钟及控制信号产生器及其它电路块。所述存储器阵列包括用于存储数据的存储器单元及用以模仿存储器单元的某些特性(例如，负载)的虚拟单元。所述时钟及控制信号产生器产生用于将数据写入到存储器单元以及从存储器单元读取数据的时钟及控制信号。

在一种设计中，时钟及控制信号产生器包括第一及第二时钟产生器、第一及第二控制信号产生器以及复位电路。第一时钟产生器产生用于读取及写入操作的第一时钟信号。第二时钟产生器产生用于写入操作的第二时钟信号且可针对读取操作而被停用。可产生具有相等延迟的第一及第二时钟信号以实现对存储器装置的高速读取及写入。复位电路产生用于第一及第二时钟产生器的至少一个复位信号。复位信号可具有基于一列虚拟单元的位线及/或一行虚拟单元的字线上的负载而确定的时序。复位信号还可具有用于读取及写入操作的不同延迟以实现用于读取与写入操作两者的良好时序容限。

第一控制信号产生器基于第一时钟信号而产生用于读取及写入操作的字线控制时钟(RCLK)信号及地址锁存器启用(ALE)信号以及用于读取操作的读出放大器启用(SEN)信号。第二控制信号产生器基于第二时钟信号而产生用于写入操作的数据输入驱动器时钟(WCLK)信号及数据锁存器启用(DLE)信号。可分别基于第一及第二时钟信号而产生具有相等延迟的RCLK及WCLK信号。(例如)在不使用单触发电路的情况下，可产生具有相等延迟及可能相等脉冲宽度的ALE及DLE信号。可基于第一时钟信号及用于第一时钟产生器的复位信号而产生ALE信号。可基于第二时钟信号及用于第二时钟产生器的复位信号而产生DLE信号。

下文进一步详细描述本发明的各种方面及特征。

附图说明

图1展示存储器装置的框图。

图2展示图1中的存储器装置内的存储器阵列、时钟及控制信号产生器及输入/输出(I/O)电路的示意图。

图3展示具有两个时钟产生器及两个控制信号产生器的时钟及控制信号产生器的示意图。

图4展示图3中的一个时钟产生器的时序图。

图5展示用于读取及写入操作的各种控制信号。

图6展示具有一个时钟产生器及两个控制信号产生器的另一时钟及控制信号产生器的示意图。

图7展示具有可配置的驱动强度的驱动器的示意图。

图8展示可编程延迟电路的示意图。

图9展示用于产生时钟及控制信号的过程。

图10展示无线通信装置的框图。

具体实施方式