[发明专利]偏压生成电路和差动电路

说明书

技术领域

本发明涉及偏压生成电路和具有该偏压生成电路的差动电路，所述偏压生成电路用于生成向流过可变的偏流的差动电路的电流源供给的偏压。

背景技术

在专利文献1中公开了这样的偏置电路：其调整施加到恒流型负载MOSFET的栅极的偏压，以使得即使差动电路的偏流发生变化，构成差动电路的输入差动MOSFET也不会变成非饱和。

现有技术文献

专利文献1：日本特开平7-212185号公报

但是，在差动电路具有串叠（cascode）级的情况下，当改变差动电路的偏流时，构成差动电路的各晶体管的动作电压的余量（margin）会降低，因此，有时难以充分发挥差动电路的功能。例如，随着所述余量降低，有时难以确保用于使构成差动电路的各晶体管在饱和区域工作的工作点，并且难以确保差动电路的输出电压范围。

发明内容

因此，本发明的目的在于提供一种能够充分发挥具有串叠级的差动电路的功能的偏压生成电路以及具备该偏压生成电路的差动电路。

为了达成上述目的，本发明提供一种偏压生成电路以及具有该偏压生成电路的差动电路，

所述偏压生成电路用于生成向流过可变的偏流的差动电路的电流源供给的偏压，其特征在于，该偏压生成电路具备：

第一电流源，其一端连接于第一电源；

二极管接法的第一晶体管，其连接于所述第一电流源的另一端；

第二晶体管，其连接于所述第一晶体管与第二电源之间，并具有与所述第一晶体管的控制电极连接的控制电极；

第二电流源，其一端连接于所述第一电源；

第三晶体管，其连接于所述第二电流源的另一端；

第四晶体管，其连接于所述第三晶体管与所述第二电源之间，并具有与所述第二电流源连接的控制电极；

第一输出点，其连接于所述第一晶体管的控制电极与所述第三晶体管的控制电极，用于输出第一偏压；

第二输出点，其连接于所述第四晶体管的控制电极与所述第二电流源，用于输出第二偏压；以及

偏压调整电路，其用于根据控制输入来调整所述第一偏压。

为了达成所述目的，本发明提供一种偏压生成电路以及具有该偏压生成电路的差动电路，

所述偏压生成电路用于生成向流过可变的偏流的差动电路的电流源供给的偏压，其特征在于，该偏压生成电路具备：

电流源，其一端连接于第一电源；

电阻，其一端连接于所述第一电流源的另一端；

第一晶体管，其一端连接于所述电阻的另一端；

第二晶体管，其一端连接于所述第一晶体管的另一端，该第二晶体管的另一端连接于第二电源；

第一输出点，其连接于所述电阻的一端与所述第一晶体管的控制电极，用于输出第一偏压；

第二输出点，其连接于所述电阻的另一端与所述第二晶体管的控制电极，用于输出第二偏压；以及

偏压调整电路，其用于根据控制输入来调整所述第一偏压和所述第二偏压。

根据本发明，能够充分发挥具有串叠级的差动电路的功能。

附图说明

图1是作为差动电路的一例的运算放大器的一个构成例。

图2是作为差动电路的一例的运算放大器的一个构成例。

图3是运算放大器的偏压生成电路的一个构成例。

图4是运算放大器的偏压生成电路的一个构成例。

图5是运算放大器的偏压生成电路的一个构成例。

图6是运算放大器的偏压生成电路的一个构成例。

符号说明

1～4：偏置电路（偏压生成电路的示例）

11、13：偏流源

12、15：差动输入对

14、17：差动输入电路

16、19：差动输出电路

18、22：NMOS串叠式电流源

20、21：PMOS串叠式电流源

31、32、41、42、51、52、61、62：电流源

70：控制部

91～98：串叠电路

101、102：运算放大器

具体实施方式

下面，根据附图对本发明的实施方式进行说明。另外，在各图中，栅极带有圆圈标记的晶体管表示P沟道型MOSFET，栅极没有带圆圈标记的晶体管表示N沟道型MOSFET。