[发明专利]CMOS晶体管的形成方法

说明书

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种CMOS晶体管的形成方法。

背景技术

互补型金属氧化物半导体（Complementary Metal-Oxide-Semiconductor，CMOS）晶体管已成为集成电路中常用的半导体器件。所述CMOS晶体管包括：P型金属氧化物半导体（PMOS）晶体管和N型金属氧化物半导体（NMOS）晶体管。

随着半导体器件的元件密度和集成度的提高，PMOS晶体管或NMOS晶体管的栅极尺寸变得比以往更短。然而，PMOS晶体管或NMOS晶体管的栅极尺寸变短会产生短沟道效应，进而产生漏电流，影响CMOS晶体管的电学性能。现有技术主要通过提高晶体管沟道区的应力来提高载流子迁移率，进而提高晶体管的驱动电流，减少晶体管中的漏电流。

现有技术中，为了提高PMOS晶体管或NMOS晶体管的沟道区的应力，在PMOS晶体管或NMOS晶体管的源区和漏区形成应力层。其中，PMOS晶体管的应力层的材料为锗硅（SiGe），硅和锗硅之间因晶格失配形成的压应力，从而提高PMOS晶体管的性能；NMOS晶体管的应力层的材料为碳化硅（SiC），硅和碳化硅之间因晶格失配形成的拉应力，从而提高NMOS晶体管的性能。

现有工艺在形成包括上述NMOS晶体管和PMOS晶体管的CMOS晶体管时，包括如下步骤：

提供半导体衬底，所述半导体衬底包括第一区域和第二区域，所述第一区域用于形成PMOS晶体管，所述第二区域用于形成NMOS晶体管；

在所述第一区域上形成第一栅极结构，并在所述第二区域上形成第二栅极结构；

形成覆盖第一栅极结构侧壁、第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第一氮化硅层；

以第一氮化硅层和第一栅极结构为掩模，在第一区域内形成锗硅层；

通过湿法刻蚀工艺去除所述第一氮化硅层；

在第一栅极结构顶部、第一栅极结构侧壁、锗硅层和第二栅极结构侧壁上由下至上依次形成第二氮化硅层和氧化硅层；

以所述氧化硅层和第二栅极结构为掩模，在第二区域内形成碳化硅层；

通过湿法刻蚀去除所述氧化硅层和第二氮化硅层。

上述工艺虽然提高了CMOS晶体管中PMOS晶体管和NMOS晶体管沟道区中载流子的迁移率，但在锗硅层形成后，需通过热磷酸溶液去除第一氮化硅层，而热磷酸溶液还会与锗硅层发生反应，对锗硅层造成损伤。而且，在碳化硅层形成后，需先通过氢氟酸溶液去除氧化硅层，再通过热磷酸溶液去除第二氮化硅层，在第二氮化硅层被完全去除之后，残留的热磷酸溶液继续与暴露出的锗硅层发生反应，进一步对锗硅层造成损伤，影响了所形成PMOS晶体管的性能，所形成的CMOS晶体管性能不稳定。

更多形成上述CMOS晶体管的方法请参考公开号为US2011201164A1的美国专利申请。

发明内容

本发明解决的问题是提供一种CMOS晶体管的形成方法，提高所形成CMOS晶体管的性能。

为解决上述问题，本发明提供了一种CMOS晶体管的形成方法，包括：

提供半导体衬底，所述半导体衬底包括第一区域和第二区域；

在所述第一区域上形成第一栅极结构，并在所述第二区域上形成第二栅极结构；

形成覆盖所述第一栅极结构侧壁的第一掩膜层，并形成覆盖所述第二栅极结构顶部、第二栅极结构侧壁和第二栅极结构两侧第二区域的第二掩膜层；

以所述第一栅极结构、第一掩膜层和第二掩膜层为掩模，在第一掩膜层两侧的第一区域内形成第一应力层；

在所述第一栅极结构、第一掩膜层、第一应力层和第二掩膜层上形成第三掩膜层；

刻蚀第二区域上方的第三掩膜层和第二掩膜层，至剩余位于第二栅极结构侧壁上的第三掩膜层和第二掩膜层；

以第二栅极结构、第二掩膜层和第三掩膜层为掩模，在第三掩膜层两侧的第二区域内形成第二应力层；

其中，所述第一掩膜层和第二掩膜层的材料不同，第二掩膜层和第三掩膜层的材料相同。

与现有技术相比，本发明技术方案具有以下优点：