[发明专利]一种大点数FFT在处理器上的实现方法有效

专利信息
申请号: 201310034812.3 申请日: 2013-01-29
公开(公告)号: CN103106181A 公开(公告)日: 2013-05-15
发明(设计)人: 高立宁;刘峰;马潇;刘腾飞 申请(专利权)人: 北京理工大学
主分类号: G06F17/14 分类号: G06F17/14
代理公司: 北京理工大学专利中心 11120 代理人: 杨志兵;高燕燕
地址: 100081 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要:
搜索关键词: 一种 点数 fft 处理器 实现 方法
【说明书】:

技术领域

发明涉及一种改进型快速傅立叶变换(FFT)算法在处理器上实现大点数FFT的方法,属于信号处理领域。

背景技术

快速傅里叶变换(FFT)广泛应用于雷达、通信和图像处理等科学技术领域,这使得FFT的工程实现具有十分重要的意义。特别是,在雷达系统中高分辨大测绘带宽的合成孔径雷达的飞速发展,对信号处理系统大数据的高速实时处理提出了更高的要求,这就需要信号处理中大点数FFT的快速实现。在实际应用中,一般采用专用数字信号处理器(DSP)来实现。

TS201是美国模拟器件公司的一款高性能、高并行的静态超标量处理器。在TS201处理器中,其内部嵌入了24Mbit的嵌入式DRMA,整个DRAM划分为6个存储块,每个存储块都通过交叉连接器分别连接4套128位宽的内部总线,因此处理器能够在同一个时钟内实现对4个存储块的访问。这些交叉连接器包含预取数缓冲、读缓冲、回存缓冲和高速缓冲,其连接图1所示。TS201通过地址总线和数据总线对DRAM进行读写数据操作时,首先会将数据缓存到缓冲区(Cache)内,内核在读取数据时会先直接从Cache中读取数据,如果不能在Cache中命中数据,再从DRAM中读取数据。因此,通过Cache的预缓存作用可以提高内核对DRAM的读写效率。但是Cache的大小有限,当进行大点数FFT处理时,Cache不能容纳整个序列的数据,那么一部分在Cache中另一部分在DRAM中,将会带来读取速度较慢,以及访问错误等问题。

现有多种FFT算法在TS201上实现,例如Winograd算法。现将该算法介绍如下:设FFT变换前的序列为x(n),FFT变换后的序列为X(k):

X(k)=Σn=0N-1x(n)WNnk,]]>k,n=0,1,...,N-1  (1)

其中,Wn为铰链因子,Wn=e-j2π/n,N为序列中元素总数,FFT变换前后序列元素数目不变。

传统的Winograd算法实现FFT的思想是将大点数的FFT尽量拆分成小点数来计算,将一维序列x(n)和X(k)分别在时域和频域映射成二维矩阵形式。以时域x(n)为例,将其拆分为L×M的二维矩阵,L为行数,M为列数,那么FFT变换后频域X(k)表示为M×L的二维矩阵。

设n1和n0分别为时域二维矩阵的行、列序号,k0和k1分别为频域二维矩阵的行、列序号,则有如下关系:

下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于北京理工大学,未经北京理工大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/pat/books/201310034812.3/2.html,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top