[发明专利]多核处理器核间互联的方法

权利要求书

1.一种多核处理器核间互联的方法，用于实现多核处理器的内核之间的芯片级的互联，所述的多核处理器包括m块芯片，每块所述的芯片上包括n个所述的内核，其中m、n均为整数，其特征在于：该方法在所述的芯片之间基于RapidIO物理层协议形成一m×n的mesh互联拓扑结构，所述的互联拓扑结构包括与所述的芯片一一对应连接的RapidIO核、与各个所述的RapidIO核相连接的网络接口开关，所述的芯片之间通过所述的RapidIO核和所述的网络接口开关形成串行总线。

2.根据权利要求1所述的多核处理器核间互联的方法，其特征在于：所述的网络接口开关与路由相连接，所述的网络接口开关包括输入控制模块、输入缓冲器、数据包解包模块、输出控制模块、输出缓冲器、数据包打包模块；所述的输入控制模块分别与所述的路由、所述的输入缓冲器、所述的RapidIO核相连接，所述的输入缓冲器的输入端与所述的路由相连接，所述的输入缓冲器的输出端与所述的数据包解包模块的输入端相连接，所述的数据包解包模块的输出端与所述的RapidIO核相连接；所述的输出控制模块分别与所述的路由、所述的输出缓冲器、所述的RapidIO核相连接，所述的数据包打包模块的输入端与所述的RapidIO核相连接，所述的数据包打包模块的输出端与所述的输出缓冲器的输入端相连接，所述的输出缓冲器的输出端与所述的路由相连接。

3.根据权利要求2所述的多核处理器核间互联的方法，其特征在于：所述的网络接口开关还包括多个高速缓存。

4.根据权利要求1所述的多核处理器核间互联的方法，其特征在于：所述的芯片上包括多核DSP系统形成的片上网络，其包括多个DSP内核。

5.根据权利要求4所述的多核处理器核间互联的方法，其特征在于：所述的DSP内核之间采用并行总线连接。

6.根据权利要求1所述的多核处理器核间互联的方法，其特征在于：所述的网络接口开关上连接有控制所述的芯片功能的控制器。

7.根据权利要求1所述的多核处理器核间互联的方法，其特征在于：所述的网络接口开关上连接有FPGA模块。

8.根据权利要求1所述的多核处理器核间互联的方法，其特征在于：所述的网络接口开关上设置有存储器接口。