[发明专利]时钟控制电路、驱动电路以及液晶显示装置

权利要求书

1.一种时钟控制电路，其特征在于，所述时钟控制电路包括内部时钟模块、信号接收模块、选择模块、侦测模块以及控制模块，其中：

所述内部时钟模块用于产生内部时钟信号；

所述信号接收模块用于接收外部输入信号，并将所述外部输入信号发送到所述侦测模块；

所述侦测模块判断所述外部输入信号是否为有效的时钟信号，并将判断的结果发送到所述控制模块；

所述控制模块在所述判断的结果为是时，控制所述选择模块选择所述外部输入信号输出，在所述判断的结果为否时，控制所述选择模块选择所述内部时钟信号输出。

2.根据权利要求1所述的时钟控制电路，其特征在于，所述侦测模块为脉宽侦测模块，其中，所述脉宽侦测模块包括计时单元和比较单元，其中：

所述计时单元用于测量所述外部输入信号的两相邻且同向的跳变沿的时间间隔；

所述比较单元预设一时间阈值范围，并判断所述时间间隔是否处于所述时间阈值范围内，当判断的结果为是时，所述控制模块判断所述外部输入信号为有效的时钟信号，并控制所述选择模块选择所述外部输入信号输出，当判断的结果为否时，所述控制模块判断所述外部输入信号为无效的时钟信号，并控制所述选择模块选择所述内部时钟信号输出。

3.根据权利要求2所述的时钟控制电路，其特征在于，所述脉宽侦测模块包括第一比较单元、第二比较单元和逻辑运算单元，其中：

所述第一比较单元预设所述时间阈值范围的第一端值，并将所述时间间隔与所述第一端值进行比较以得到第一比较结果；

所述第二比较单元预设所述时间阈值范围的第二端值，并将所述时间间隔与所述第二端值进行比较以得到第二比较结果；

所述逻辑运算单元将所述第一比较结果与所述第二比较结果进行逻辑运算；

所述控制模块根据所述逻辑运算单元的逻辑运算结果控制所述选择模块选择所述外部输入信号或者所述内部时钟信号输出。

4.根据权利要求3所述的时钟控制电路，其特征在于，所述第一端值和所述第二端值均为所述内部时钟信号的两相邻且同向的跳变沿的时间间隔的整数倍。

5.根据权利要求1所述的时钟控制电路，其特征在于，所述侦测模块为频率侦测模块，其中，所述频率侦测模块包括转换单元和比较单元，其中：

所述转换单元用于将所述外部输入信号的频率转换为所述外部输入信号的电压；

所述比较单元预设一电压阈值范围，并判断所述电压是否处于所述电压阈值范围内，当判断的结果为是时，所述控制模块判断所述外部输入信号为有效的时钟信号，并控制所述选择模块选择所述外部输入信号输出，当判断的结果为否时，所述控制模块判断所述外部输入信号为无效的时钟信号，并控制所述选择模块选择所述内部时钟信号输出。

6.根据权利要求5所述的时钟控制电路，其特征在于，所述频率侦测模块包括第一比较单元、第二比较单元和逻辑运算单元，其中：

所述第一比较单元预设所述电压阈值范围的第一端值，并将所述电压与所述第一端值进行比较以得到第一比较结果；

所述第二比较单元预设所述电压阈值范围的第二端值，并将所述电压与所述第二端值进行比较以得到第二比较结果；

所述逻辑运算单元将所述第一比较结果与所述第二比较结果进行逻辑运算；

所述控制模块根据所述逻辑运算单元的运算结果控制所述选择模块选择所述外部输入信号或者所述内部时钟信号输出。

7.根据权利要求3或6任一项所述的时钟控制电路，其特征在于，当运算结果为1时，所述控制模块判断所述外部输入信号为有效的时钟信号，并控制所述选择模块选择所述外部输入信号输出，当运算结果为0时，所述控制模块判断所述外部输入信号为无效的时钟信号，并控制所述选择模块选择所述内部时钟信号输出，或者当运算结果为1时，所述控制模块判断所述外部输入信号为无效的时钟信号，并控制所述选择模块选择所述内部时钟信号输出，当运算结果为0时，所述控制模块判断所述外部输入信号为有效的时钟信号，并控制所述选择模块选择所述外部输入信号输出。

8.根据权利要求1所述的时钟控制电路，其特征在于，所述控制模块控制所述选择模块选择所述内部时钟信号输出时，所述时钟控制电路产生一个复位信号。