[发明专利]鳍式场效应晶体管的形成方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及一种鳍式场效应晶体管的形成方法。

背景技术

MOS晶体管通过在栅极施加电压，调节通过沟道区域的电流来产生开关信号。但当半导体技术进入45纳米以下节点时，传统的平面式MOS晶体管对沟道电流的控制能力变弱，造成严重的漏电流。鳍式场效应晶体管（FinFET）是一种新兴的多栅器件，它一般包括凸出于半导体衬底表面的半导体鳍部，覆盖部分所述鳍部的顶部和侧壁的栅极结构，位于所述栅极结构两侧的鳍部内的源/漏区。

在后栅（Gate-last）工艺中，先形成伪栅，后续形成位于侧墙、源/漏区和层间介质层后，再去除所述伪栅，形成栅极结构。但在鳍式场效应晶体管的形成工艺中，由于鳍部凸出于半导体表面，在所述半导体衬底表面形成的伪栅材料层表面凹凸不平。图1示出了现有技术的一种鳍式场效应晶体管的形成过程中伪栅材料层的剖面结构示意图，包括：半导体衬底100，位于所述半导体衬底100上的凸起的鳍部101；位于所述鳍部101之间，且覆盖所述半导体衬底100表面和所述鳍部101部分侧壁的隔离结构102，所述隔离结构102的顶表面低于所述鳍部101的顶表面；位于所述鳍部101和所述隔离结构102上的伪栅材料层103。由于所述隔离结构102的顶表面低于所述鳍部101的顶表面，相邻鳍部101之间具有凹槽，在形成伪栅材料层103后，伪栅材料层103填充所述相邻鳍部101之间的凹槽，使位于所述隔离结构102上的伪栅材料层的表面低于位于所述鳍部101上的伪栅材料层103的表面，所述伪栅材料层103表面凹凸不平整，影响后续制造工艺。

为了解决上述问题，现有工艺中通常会采用化学机械抛光的工艺抛光所述伪栅材料层103，使位于所述鳍部101和隔离结构102上的伪栅材料层103的顶表面高度相同。但由于在化学机械抛光过程中，不存在抛光阻挡层，抛光后剩余伪栅材料层103的厚度难以控制，容易导致伪栅材料层的厚度不均匀。

其他有关鳍式场效应晶体管形成方法，还可以参考公开号为US2011/0147812A1的美国专利申请。

发明内容

本发明技术方案解决的问题是现有技术形成的鳍式场效应晶体管的伪栅材料层厚度不均匀，影响后续制造工艺。

为解决上述问题，本发明提供了一种鳍式场效应晶体管的形成方法，包括：提供半导体衬底，所述半导体衬底表面具有鳍部，所述鳍部的顶表面具有硬掩膜层，所述鳍部之间具有隔离结构，所述鳍部的顶表面高于所述隔离结构的顶表面，且所述鳍部的顶表面与所述隔离结构顶表面的高度差大于所述硬掩膜层的厚度；在所述鳍部和所述隔离结构上形成第一伪栅材料层，所述第一伪栅材料层的厚度大于所述鳍部的高度；研磨所述第一伪栅材料层，直至暴露出所述硬掩膜层表面；去除所述硬掩膜层，暴露出所述鳍部的顶表面；在所述第一伪栅材料层上形成第二伪栅材料层，所述第二伪栅材料层覆盖所述鳍部的顶表面；刻蚀所述第二伪栅材料层和所述第一伪栅材料层，形成伪栅。

可选的，所述硬掩膜层的厚度为5nm~15nm。

可选的，所述鳍部的顶表面与所述隔离结构顶表面的高度差为100nm~300nm。

可选的，还包括：在研磨所述第一伪栅材料层后，在所述第一伪栅材料层上形成氮化硅层；氧化所述鳍部的顶角，形成第一氧化层；全部去除或部分去除所述第一氧化层。

可选的，还包括：在所述鳍部和所述隔离结构上形成第一伪栅材料层前，在所述鳍部表面形成第二氧化层。

可选的，还包括：在去除所述硬掩膜层后，氧化所述鳍部的顶表面。

可选的，还包括：在形成伪栅之后，在所述伪栅两侧形成侧墙；在所述伪栅两侧的鳍部内形成源区和漏区；形成覆盖所述鳍部和隔离结构的介质层，所述介质层的顶表面与所述伪栅的顶表面齐平。

可选的，所述源区和漏区为嵌入式源区和漏区。

可选的，还包括：在形成覆盖所述鳍部和隔离结构的介质层之后，去除所述伪栅，形成第一开口，所述第一开口暴露部分所述鳍部的表面。

可选的，还包括对所述第一开口暴露出的鳍部进行氢气退火、选择性刻蚀或者氧化处理。

可选的，还包括在所述第一开口内形成栅介质层和位于所述栅介质层上的金属栅极。

可选的，所述硬掩膜层为氮化硅层和氧化硅层的堆叠结构，所述氮化硅层位于所述氧化硅层之上。

可选的，所述第一伪栅材料层和所述第二伪栅材料层为多晶硅层。