[发明专利]一种浅沟槽隔离结构的制造方法

说明书

技术领域

本发明属于半导体器件技术领域，涉及一种浅沟槽隔离结构的制造方法。

背景技术

随着半导体技术的发展，集成电路中器件的特征尺寸越来越小，器件和系统的速度随之提高。半导体工艺进入深亚微米阶段后，为实现高密度、高性能的ULSI器件和电路，隔离与平坦化工艺变得原来越重要。

目前，形成隔离区域的方法主要有局部氧化隔离工艺（LOCOS）或浅沟槽隔离工艺（STI）。

LOCOS工艺是在晶片表面淀积一层氧化硅，然后再进行刻蚀，对部分凹进区域进行氧化生长氧化硅，有源器件在氮化硅所确定的区域生成。但是，LOCOS工艺具有一系列的缺点：1）存在氮化硅边缘生长的“鸟嘴”（bird’s beak）现象，所述“鸟嘴”占用了实际的空间，增大了电路的体积，“鸟嘴”使场氧化硅侵入有源区；2）场注入在高温氧化过程中发生再分布，引起有源器件的窄宽度效应（narrow width effect）；3）场氧化硅在窄隔离区变薄；4）不平坦的表面形状。因此，LOCOS工艺只适用于大尺寸器件的设计和制造，则基于LOCOS的隔离技术在微米级亚微米工艺中得到了广泛的应用。

浅沟槽隔离（STI）工艺克服了LOCOS工艺的局限性，具有优异的隔离性能、平坦的表面形状、良好的抗锁定性能以及几乎为零的场侵蚀。随着半导体工艺进入深亚微米时代，STI工艺现已成为0.25μm、0.18μm、0.13μm及以下器件的有源区隔离层的主流隔离技术。

目前现有的STI结构，对形成在衬底中的浅沟槽隔离结构（STI）从侧面进行湿法刻蚀形成腰形凹陷以暴露出位于该凹陷处的部分沟道，以增加器件沟道在宽度方向的面积。

但是该方法中被暴露的部分沟道处存在尖峰拐角，在后续外延制备栅介质层及栅极时，由于外延生长的特性导致在拐角处外延层的厚度明显小于其他平整区域外延层的厚度。由于栅介质层的厚度不均匀，则在栅极施加电压之后，栅介质层较薄的区域（拐角处）比较厚的区域先导通，使位于栅介质层下方的沟道不是同时反型，则引起器件的Id- Vg特性曲线存在斜率不同的情况，导致该特性曲线存在拐点，即所谓的hump效应（驼峰效应），从而降低了器件工作特性稳定性。因此，需要一种STI的制造方法以消除hump效应对器件工作特性的影响。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种浅沟槽隔离结构的制造方法，用于解决现有技术中的浅沟槽隔离结构引发hump效应而降低了器件工作特性稳定性的问题。

为实现上述目的及其他相关目的，本发明提供一种浅沟槽隔离结构的制造方法，所述制造方法至少包括以下步骤：

1）提供一半导体衬底，在衬底上生长衬垫氧化层，而后沉积硬掩膜层；

2）涂布光刻胶以及曝光显影，接着刻蚀所述硬掩膜层、衬垫氧化层及衬底，在所述衬底上形成沟槽并去除光刻胶；

3）在所述沟槽内热生长氧化层填充所述沟槽至所述硬掩膜层表面；

4）去除所述步骤3）形成的结构中的所述衬垫氧化层及硬掩膜层，而后对所述氧化层两侧进行湿法刻蚀直至暴露出部分所述沟槽的侧壁，且使所述氧化层侧壁形成腰形凹陷； 

5）在所述步骤4）获得结构的衬底表面形成与该衬底同种材料的填充层以填平所述沟槽及氧化层侧壁的腰形凹陷，而后进行化学机械抛光，此时形成于衬底中的氧化层构成浅沟槽隔离结构。

可选地，所述步骤5）中在所述衬底表面形成填充层采用外延生长工艺。

可选地，所述外延生长的温度为600~800℃和压强为400~600Torr。

可选地，外延生长的同时，对所述填充层进行掺杂以增加所述填充层的应力。

可选地，所述步骤5）形成所述填充层时，同时通入含Ge元素的掺杂源或通入含C元素的掺杂源。

可选地，所述步骤5）中在所述衬底表面形成填充层是先采用沉积工艺及化学机械抛光工艺，而后进行离子注入，再进行激光退火或尖峰退火。

可选地，所述沉积工艺为化学气相沉积或物理气相沉积。

可选地，所述步骤5）中形成所述填充层是指沉积多晶硅至所述衬底表面并对其进行化学机械抛光，而后对所述多晶硅进行离子注入将多晶硅转化为非晶硅，再进行激光退火或尖峰退火将非晶硅进行融晶并同时液相外延形成单晶硅。

可选地，对所述多晶硅离子注入硅离子、锗离子、锡离子或氮离子。

可选地，离子注入时，能量为10~50KeV，剂量为1E15~1E16cm^-2。