[发明专利]基于平台热以及功率预算约束，对于给定工作负荷的最佳逻辑处理器计数和类型选择

说明书

处理器包括支持不同的核类型的多个逻辑核的多个物理核，其中核类型包括大核类型和小核类型。多线程应用程序包括由逻辑核的第一子集在第一时隙并发地执行的多个软件线程。基于从监测在第一时隙执行收集到的数据，处理器选择逻辑核的第二子集，用于软件线程在第二时隙的并发执行。第二子集中的每一个逻辑核都具有匹配软件线程中的一个的特征的一种核类型。

技术领域

本发明涉及处理逻辑、微处理器，以及相关联的指令集架构领域，当它们被处理器或其他处理逻辑执行时，执行逻辑、数学，或其他功能操作。

背景技术

中央处理单元(CPU)设计师试图通过增大处理器中的核的数量，提供处理器性能的一致的改善。缩放处理器的性能并改善能量效率的必要性导致异构型处理器架构的发展。异构型处理器包括带有不同的功率和性能特征的核。例如，异构型处理器可以集成大核和小核的混合，如此，可以潜在地实现两种类型的核的优点。需要高处理强度的应用程序可以分配给大核，而产生低处理强度的应用程序可以分配给小核，以节省电能。在移动或其他功率受约束的平台上，提高能量效率转换成延长的电池寿命。

常规异构型处理器中的核通常在其整个执行持续时间内被分配给处理任务。然而，任务的处理强度可能会在其执行过程中变化。在任何给定时间，可以有多个任务同时执行，这些任务可能具有对于处理资源的不同的并且变化的要求。如此，静态核分配不能优化处理资源的利用率和能量效率。

附图简述

此处所描述的本发明的各实施例是作为示例说明的，而不仅限于各个附图的图形。

图1是根据一实施例的具有核选择模块的处理器的框图。

图2是示出了根据一实施例的执行核选择线程的处理器的框图。

图3是示出了根据一个实施例的用于执行核选择线程的时间线的示例的时序图。

图4是示出了根据一实施例的核选择所使用的性能计数器的框图。

图5示出了根据一实施例的多线程应用程序的执行。

图6是示出了根据一实施例的要被执行的操作的流程图。

图7A是根据一实施例和有序和无序流水线的框图。

图7B是根据一实施例和有序和无序核的框图。

图8A-B是根据一实施例的比较具体的示例性有序核体系结构的框图。

图9是根据一个实施例的处理器的框图。

图10是示出了根据一个实施例的系统的框图。

图11是根据一个实施例的第二系统的框图。

图12是根据本发明的一实施例的第三系统的框图。

图13是根据一个实施例的片上系统(SoC)的框图。

实施例的描述

在下面的描述中，阐述了很多具体细节。然而，应该理解，本发明的各实施例可以在没有这些具体细节的情况下实施。在其他情况下，没有详细示出已知的电路、结构，以及技术，以便不至于使对本描述的理解变得模糊。

此处所描述的各实施例提供核选择机制，该机制跟踪多线程应用程序的执行，并向应用程序暴露最合适的核组。多线程应用程序具有可以在多个核上被并发地处理的执行的多个上下文(即，软件线程，也被称为线程)。这多个线程可以具有在不同的数据集上应用的相同指令序列(例如，大矩阵乘法)，或可以涉及不同的任务在不同的线程中的并发执行(例如，同时的网页浏览和音乐播放)。当运行多线程应用程序时，核选择机制选择处理器中最适合于线程的并发执行的核的子集。选择可以考虑平台热约束、功率预算和应用程序可缩放性。在一个实施例中，核选择机制可以通过用于带外控制的微控制器，或用于带内控制的软件线程来实现。