[发明专利]使用延迟重构程序顺序的选择逻辑

说明书

一种处理设备，其包括调度多个指令以供执行的选择逻辑。该选择逻辑计算准备好被调度以供执行的多个指令中的每一个的重构程序顺序(RPO)值。选择逻辑基于延迟RPO值创建指令的有序列表，该延迟RPO值包括来自先前执行周期的所计算的RPO值，并基于该有序列表分派指令以供调度。

技术领域

本公开内容涉及处理设备的领域，且尤其涉及使用重构程序顺序(reconstructedprogram order)的用于多串乱序处理器的指令调度器的选择逻辑。

背景

带有有序提取和乱序执行能力的当代通用超标量处理器的性能受到指令级并行性(ILP)的利用率的限制，指令级并行性(ILP)表征程序算法的固有并行性。更好地利用ILP的一个障碍是大多数程序代码的连续性质以及相应的指令提取的有序性质。除了依赖于乱序分派和执行能力来利用ILP之外，某些处理器也依赖于更深的管线，因为管线化允许处理器利用ILP。

在这样的处理器中，为了取得所期望的性能目标(用每周期指令数(IPC)衡量)，可以被称为关键循环的一些逻辑片段在单个执行周期中评估，否则它们对以上所描述的更深的管线化来说是障碍。一个这样的关键循环包括由唤醒逻辑和选择逻辑构成的指令调度逻辑。

唤醒逻辑包括跟踪数据依赖性和检查指令所需要的源操作数是否可用，唤醒逻辑判断何时准备好发送指令以供执行。基于某种策略，选择逻辑判断应当发送这些就绪指令中的哪些以供执行。选择逻辑仅仅当存在比可用执行资源的数量更多的就绪指令时才可应用。由于指令不能被唤醒逻辑“认证为就绪”直到其所依赖的所有指令被选择并发送以供执行，唤醒逻辑和选择逻辑形成关键循环以供执行。另外，选择逻辑需要选择正确的指令来调度给执行单元，以使得它可以在该关键路径上向前移动指令(即，唤醒相关的指令)。因而，对于具有乱序指令执行的每一处理器，如果存在准备好占用单个执行资源且符合单周期调度循环的计时预算的多个指令，选择逻辑就确定首先选择哪个指令，这样的选择逻辑对取得所期望的性能来说是重要的。

对于多串乱序处理器(multi-strand out-of-order processor)来说，单周期调度循环的关键程度和正确的选择逻辑的重要性也是相关的，多串乱序处理器实现乱序提取技术(即，它能够从由编译器产生的多串程序表示的不同串乱序提取指令)。因而，不同于提取已经排序的指令序列并把它们按顺序分配给等待缓冲器的一些常规处理器，多串乱序处理器不知晓在串(strand)内的指令相对于来自也在等待缓冲器内分配的其他串的指令的程序顺序。

存在当前由常规乱序处理器中的选择逻辑使用的多种调度策略，诸如例如基于年龄的策略、基于位置的策略、循环法策略、编译器辅助的优先级策略、拆分调度窗口方法和免选择调度。然而，当与多串乱序处理器一起使用时，这些常规的策略具有显著的局限。例如，基于年龄的策略基于何时分配指令来调度指令以供执行，这是不适用的，这是由于这些指令是乱序分配的。基于位置的策略和循环法策略基于指令在等待缓冲器中的位置确定指令的优先级，它们具有较低的硬件成本，但需要忍受降低的性能。免选择调度通过把选择逻辑管线化成1周期唤醒循环和2周期选择循环从关键路径移除选择逻辑，它增加了时钟频率，但付出了折衷IPC的成本。

因而，需要这样的选择逻辑调度策略：可以利用ILP来在IPC方面取得更高性能，同时仍满足关键单周期调度循环的时序要求，而不增加多串乱序处理器中的选择逻辑的复杂性。

附图简述

作为示例而非限制在附图的各图中示出本公开内容。

图1是示出根据一种实施例使用延迟重构程序顺序在多串乱序处理器中的指令调度流程的框图。

图2是示出根据一种实施例把程序顺序信息附加到程序指令的流程的框图。

图3是示出根据一种实施例使用延迟重构程序顺序调度指令的方法的流程图。

图4是示出根据一种实施例重构程序顺序的方法的流程图。