[发明专利]现场可编程逻辑门控阵列

说明书

技术领域

本发明涉及一种现场可编程逻辑门控阵列。

背景技术

现场可编程逻辑门控阵列按照专业术语通常简称为FPGA(Field Programmable Gate Array)。FPGA的编程通常借助在硬件描述语言中定义的程序进行，所述程序定义了由FPGA待实现的电路结构。具有期望的电路结构的程序被传输到FPGA中，由此激活或禁止在FPGA中存在的开关并且按照硬件地在FPGA中得到数字电路，其相应于按照软件规定的电路结构。

发明内容

本发明要解决的技术问题是，提出一种现场可编程逻辑门控阵列，其具有相对于常规的现场可编程逻辑门控阵列扩展了的存储器读出功能。

上述技术问题按照本发明通过具有权利要求1的特征的现场可编程逻辑门控阵列解决。现场可编程逻辑门控阵列的有利构造在从属权利要求中给出。

相应地，按照本发明设置现场可编程逻辑门控阵列，具有：双端口或具有规定数量的端口的多端口存储器组件，其允许平行查询存储器组件；和读出装置，其适合于，将双端口或多端口存储器组件的存储器单元在存储器组件的至少两个端口处平行地读出，将在至少两个的端口输出的存储器内容与规定的存储器内容平行地比较，并且在存储器内容一致的情况下输出表示一致的结果信号和/或具有规定的存储器内容的存储器单元的对应的存储器单元地址。

按照本发明的逻辑门控阵列的一个主要优点在于，其允许了双端口或多端口存储器组件作为在逻辑门控阵列内部的关联存储器运行。于是按照本发明可以在使用双端口或多端口存储器组件的两个或多个端口的情况下同时读出多个存储器单元，并且确定是否在存储器单元中存储了规定的存储器内容，并且如果是，则在哪个存储器单元中。按照本发明的逻辑门控阵列由此可以以有利方式在网络交换机领域(专业术语“Networkswitch”)中被采用，其中通常必须非常快地检查，包含于到来的消息中的MAC(Media Access Control，介质访问控制)地址是否包含在规定数量的存储的MAC地址中。

读出装置在逻辑门控阵列中优选通过编程形成。

双端口或多端口存储器组件优选在逻辑门控阵列中单片地集成。替换地，其可以通过编程形成。

当读出装置构造为使得其在存储器组件的一个端口上利用逻辑“1”固定地预先占据存储器单元地址的地址位，并且在存储器组件的另一个端口处用逻辑“0”固定地占据存储器单元地址的同一个地址位时，可以特别简单和由此有利地执行存储器组件的平行或同步读出。

在多端口存储器组件的情况下有利的是，读出装置构造为使得其在平行读出存储器内容的情况下在存储器组件的至少两个端口施加存储器单元地址，其中规定的子数量的地址位分别端口独立地利用固定地规定的地址位信息固定地预先占据并且其中其余的地址位在读出过程期间被改变。

为了可以自动搜索存储器单元，有利的是，读出装置包括地址计数器，其可以遍历存储器组件的规定的地址空间并且具有至少两个地址输出端，在所述地址输出端上分别输出存储器单元地址，其中地址计数器在至少两个地址输出端上输出存储器单元地址，其中规定的子数量的地址位分别端口独立地利用固定地规定的地址位信息固定地预先占据并且其中其余的地址位在计数过程期间相同地改变。

对于规定的存储器内容的输入，有利的是，读出装置具有至少一个评估装置，在所述评估装置上在输入侧施加由存储器组件输出的存储器内容、规定的存储器内容和分别选择的存储器单元地址，并且在输出侧输出如下的存储器单元地址，对于所述存储器单元地址，存储器内容与规定的存储器内容相同。

评估装置优选包括复用器和对于存储器组件的每个端口具有比较器单元。每个比较器单元对于存储器内容的每个信息位优选分别具有比较器，其输出端和与门相关联。

特别有利的是，在对存储器组件搜索规定的存储器内容时可以关于不同的存储器内容进行平行的检查。与此相关地有利的是，读出装置具有多个输入端，可以分别将独立的存储器内容输入到所述输入端中并且其分别对应于输入端独立的评估装置，其中在每个评估装置中在输入侧施加由存储器组件输出的存储器内容、单独地规定的存储器内容和分别选择的存储器单元地址，并且其中每个评估装置在输出侧输出如下的存储器单元地址，对于该存储器单元地址，存储器内容与单独输入的存储器内容相同。

如果仅应当查询存储器组件的规定的存储器区域，则有利的是，待搜索的存储器单元区域的开始地址和结束地址被存储在存储器组件中。