[发明专利]现场可编程逻辑门控阵列

权利要求书

1.一种现场可编程逻辑门控阵列(10)，其特征在于，

-双端口或具有规定数量的端口的多端口存储器组件(20)，所述端口允许平行查询存储器组件(20)，和

-读出装置(30)，其适合于，将双端口或多端口存储器组件(20)的存储器单元在所述存储器组件(20)的至少两个端口处平行地读出，将在至少两个端口输出的存储器内容(I(A1),I(A2))与规定的存储器内容(I-1，I-n)平行地比较，并且，在存储器内容一致的情况下，输出表示该一致的结果信号(S1-S4)和/或具有规定的存储器内容(I-1，I-n)的存储器单元的对应的存储器单元地址。

2.根据权利要求1所述的现场可编程逻辑门控阵列，其特征在于，所述读出装置(30)构造为使得其在所述存储器组件(20)的一个端口上利用逻辑“1”固定地预先占据存储器单元地址(A2)的地址位(LSB)，并且，在所述存储器组件的另一个端口处用逻辑“0”固定地预先占据存储器单元地址(A1)的同一个地址位(LSB)。

3.根据上述权利要求中任一项所述的现场可编程逻辑门控阵列，其特征在于，所述读出装置(30)构造为使得其在平行读出存储器内容的情况下在所述存储器组件(20)的至少两个端口施加存储器单元地址(A1，A2)，其中，规定的子数量的地址位分别端口独立地利用固定地规定的地址位信息固定地预先占据，并且其中，其余的地址位在读出过程期间被改变。

4.根据上述权利要求中任一项所述的现场可编程逻辑门控阵列，其特征在于，所述读出装置(30)包括地址计数器(40)，其能够遍历所述存储器组件(20)的规定的地址空间并且具有至少两个地址输出端(40a，40b)，在所述地址输出端上分别输出存储器单元地址(A1，A2)，其中，所述地址计数器(40)在至少两个地址输出端(40a，40b)上输出存储器单元地址(A1，A2)，其中，规定的子数量的地址位分别端口独立地利用固定地规定的地址位信息固定地预先占据，并且其中，其余的地址位在计数过程期间相同地改变。

5.根据上述权利要求中任一项所述的现场可编程逻辑门控阵列，其特征在于，所述读出装置(30)具有至少一个评估装置(50-1，50-n)，在所述评估装置上在输入侧施加由所述存储器组件(20)输出的存储器内容(I(A1),I(A2))、规定的存储器内容(I-1，I-n)和分别选择的存储器单元地址，并且在输出侧输出如下的存储器单元地址，对于所述存储器单元地址，存储器内容与规定的存储器内容相同。

6.根据上述权利要求中任一项所述的现场可编程逻辑门控阵列，其特征在于，

-所述读出装置(30)具有多个输入端(I50-1，I50-n)，能够分别将单独的存储器内容(I-1，I-n)输入到所述输入端中，并且所述输入端分别对应于接头独立的评估装置(50-1，50-n)，

-其中，在每个评估装置(50-1，50-n)上在输入侧施加由所述存储器组件(20)输出的存储器内容(I(A1),I(A2))、单独的规定的存储器内容(I-1，I-n)和分别选择的存储器单元地址，和

-其中，每个评估装置(50-1，50-n)在输出侧输出如下的存储器单元地址，对于所述存储器单元地址，存储器内容与单独输入的存储器内容相同。

7.根据上述权利要求中任一项所述的现场可编程逻辑门控阵列，其特征在于，待查找的存储器区域的开始地址和结束地址被存储在所述存储器组件(20)中。

8.根据上述权利要求中任一项所述的现场可编程逻辑门控阵列，其特征在于，

-所述存储器组件(20)是具有两个端口的双端口存储器组件，其允许平行查询所述存储器组件，和

-所述读出装置(30)构造为使得其在所述存储器组件的两个端口的一个端口上利用逻辑“1”固定地预先占据存储器单元地址的规定的地址位，并且在所述存储器组件的两个端口的另一个端口处用逻辑“0”固定地占据存储器单元地址的同一个地址位。

9.根据权利要求8所述的现场可编程逻辑门控阵列，其特征在于，

利用逻辑“1”或逻辑“0”固定地预先占据的地址位是最低地址位。